[ARM] Adjust how NEON shifts are lowered
[llvm-core.git] / test / CodeGen / X86 / widen_cast-3.ll
bloba4d37823dfcdc0a40c63764d423d0dc4cd5648e2
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=i686-unknown-unknown -mattr=+sse4.2 | FileCheck %s --check-prefix=X86
3 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse4.2 | FileCheck %s --check-prefix=X64
5 ; bitcast v12i8 to v3i32
7 define void @convert(<12 x i8>* %dst.addr, <3 x i32> %src) nounwind {
8 ; X86-LABEL: convert:
9 ; X86:       # %bb.0:
10 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
11 ; X86-NEXT:    pcmpeqd %xmm1, %xmm1
12 ; X86-NEXT:    psubd %xmm1, %xmm0
13 ; X86-NEXT:    pextrd $2, %xmm0, 8(%eax)
14 ; X86-NEXT:    movq %xmm0, (%eax)
15 ; X86-NEXT:    retl
17 ; X64-LABEL: convert:
18 ; X64:       # %bb.0:
19 ; X64-NEXT:    pcmpeqd %xmm1, %xmm1
20 ; X64-NEXT:    psubd %xmm1, %xmm0
21 ; X64-NEXT:    pextrd $2, %xmm0, 8(%rdi)
22 ; X64-NEXT:    movq %xmm0, (%rdi)
23 ; X64-NEXT:    retq
24         %add = add <3 x i32> %src, < i32 1, i32 1, i32 1 >
25         %conv = bitcast <3 x i32> %add to <12 x i8>
26         store <12 x i8> %conv, <12 x i8>* %dst.addr
27         ret void