test/Transforms/NewGVN/flags-simplify.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt -S -newgvn < %s | FileCheck %s
   3
   4 ; Check that we do not use keywords only available for some members of a
   5 ; congruence class when simplifying.
   6
   7 target datalayout = "e-m:e-i64:64-f80:128-n8:16:32:64-S128"
   8 target triple = "x86_64-unknown-linux-gnu"
   9
  10 @f = external global i64, align 8
  11 @b = external global i1, align 8
  12
  13 define i64 @ashr_lsh_nsw(i64 %tmp) {
  14 ; CHECK-LABEL: @ashr_lsh_nsw(
  15 ; CHECK-NEXT:  entry:
  16 ; CHECK-NEXT:    [[CONV3:%.*]] = shl i64 [[TMP:%.*]], 32
  17 ; CHECK-NEXT:    store i64 [[CONV3]], i64* @f, align 8
  18 ; CHECK-NEXT:    [[CONV7:%.*]] = ashr exact i64 [[CONV3]], 32
  19 ; CHECK-NEXT:    ret i64 [[CONV7]]
  20 ;
  21 entry:                                          ; preds = %if.then
  22   %conv3 = shl nsw i64 %tmp, 32
  23   store i64 %conv3, i64* @f, align 8
  24   %sext = shl i64 %tmp, 32
  25   %conv7 = ashr exact i64 %sext, 32
  26   ret i64 %conv7
  27 }
  28
  29 define i64 @ashr_lsh_nuw(i64 %tmp) {
  30 ; CHECK-LABEL: @ashr_lsh_nuw(
  31 ; CHECK-NEXT:  entry:
  32 ; CHECK-NEXT:    [[CONV3:%.*]] = shl i64 [[TMP:%.*]], 32
  33 ; CHECK-NEXT:    store i64 [[CONV3]], i64* @f, align 8
  34 ; CHECK-NEXT:    [[CONV7:%.*]] = ashr exact i64 [[CONV3]], 32
  35 ; CHECK-NEXT:    ret i64 [[CONV7]]
  36 ;
  37 entry:                                          ; preds = %if.then
  38   %conv3 = shl nuw i64 %tmp, 32
  39   store i64 %conv3, i64* @f, align 8
  40   %sext = shl i64 %tmp, 32
  41   %conv7 = ashr exact i64 %sext, 32
  42   ret i64 %conv7
  43 }
  44
  45 define i32 @udiv_exact_mul(i32 %x, i32 %y, i1 %arg2) {
  46 ; CHECK-LABEL: @udiv_exact_mul(
  47 ; CHECK-NEXT:    br i1 [[ARG2:%.*]], label [[BB2:%.*]], label [[BB1:%.*]]
  48 ; CHECK:       bb1:
  49 ; CHECK-NEXT:    [[S1:%.*]] = udiv exact i32 [[X:%.*]], [[Y:%.*]]
  50 ; CHECK-NEXT:    [[S2:%.*]] = mul i32 [[S1]], [[Y]]
  51 ; CHECK-NEXT:    ret i32 [[S2]]
  52 ; CHECK:       bb2:
  53 ; CHECK-NEXT:    [[S1_2:%.*]] = udiv i32 [[X]], [[Y]]
  54 ; CHECK-NEXT:    [[S2_2:%.*]] = mul i32 [[S1_2]], [[Y]]
  55 ; CHECK-NEXT:    ret i32 [[S2_2]]
  56 ;
  57   br i1 %arg2, label %bb2, label %bb1
  58 bb1:
  59   %s1 = udiv exact i32 %x, %y
  60   %s2 = mul i32 %s1, %y
  61   ret i32 %s2
  62
  63 bb2:
  64   %s1.2 = udiv i32 %x, %y
  65   %s2.2 = mul i32 %s1.2, %y
  66   ret i32 %s2.2
  67 }
  68
  69 define i1 @add_nuw_icmp(i32 %x, i32 %y, i1 %arg2) {
  70 ; CHECK-LABEL: @add_nuw_icmp(
  71 ; CHECK-NEXT:    br i1 [[ARG2:%.*]], label [[BB1:%.*]], label [[BB2:%.*]]
  72 ; CHECK:       bb1:
  73 ; CHECK-NEXT:    [[Z:%.*]] = add i32 [[Y:%.*]], 1
  74 ; CHECK-NEXT:    [[S1:%.*]] = add i32 [[X:%.*]], [[Z]]
  75 ; CHECK-NEXT:    [[S2:%.*]] = add i32 [[X]], [[Y]]
  76 ; CHECK-NEXT:    [[C:%.*]] = icmp ugt i32 [[S1]], [[S2]]
  77 ; CHECK-NEXT:    ret i1 [[C]]
  78 ; CHECK:       bb2:
  79 ; CHECK-NEXT:    [[Z_2:%.*]] = add nuw i32 [[Y]], 1
  80 ; CHECK-NEXT:    [[S1_2:%.*]] = add nuw i32 [[X]], [[Z_2]]
  81 ; CHECK-NEXT:    [[S2_2:%.*]] = add nuw i32 [[X]], [[Y]]
  82 ; CHECK-NEXT:    [[C_2:%.*]] = icmp ugt i32 [[S1_2]], [[S2_2]]
  83 ; CHECK-NEXT:    ret i1 [[C_2]]
  84 ;
  85   br i1 %arg2, label %bb1, label %bb2
  86
  87 bb1:
  88   %z = add i32 %y, 1
  89   %s1 = add i32 %x, %z
  90   %s2 = add i32 %x, %y
  91   %c = icmp ugt i32 %s1, %s2
  92   ret i1 %c
  93
  94 bb2:
  95   %z.2 = add nuw i32 %y, 1
  96   %s1.2 = add nuw i32 %x, %z.2
  97   %s2.2 = add nuw i32 %x, %y
  98   %c.2 = icmp ugt i32 %s1.2, %s2.2
  99   ret i1 %c.2
 100 }