[ARM] Adjust how NEON shifts are lowered
[llvm-core.git] / test / Transforms / ScalarizeMaskedMemIntrin / X86 / expand-masked-compressstore.ll
blobcc53a2c859562471075e2aaf400ad754f0cdbf84
1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
2 ; RUN: opt -S %s -scalarize-masked-mem-intrin -mtriple=x86_64-linux-gnu | FileCheck %s
4 define void @scalarize_v2i64(i64* %p, <2 x i1> %mask, <2 x i64> %data) {
5 ; CHECK-LABEL: @scalarize_v2i64(
6 ; CHECK-NEXT:    [[TMP1:%.*]] = extractelement <2 x i1> [[MASK:%.*]], i64 0
7 ; CHECK-NEXT:    br i1 [[TMP1]], label [[COND_STORE:%.*]], label [[ELSE:%.*]]
8 ; CHECK:       cond.store:
9 ; CHECK-NEXT:    [[TMP2:%.*]] = extractelement <2 x i64> [[DATA:%.*]], i64 0
10 ; CHECK-NEXT:    store i64 [[TMP2]], i64* [[P:%.*]], align 1
11 ; CHECK-NEXT:    [[TMP3:%.*]] = getelementptr inbounds i64, i64* [[P]], i32 1
12 ; CHECK-NEXT:    br label [[ELSE]]
13 ; CHECK:       else:
14 ; CHECK-NEXT:    [[PTR_PHI_ELSE:%.*]] = phi i64* [ [[TMP3]], [[COND_STORE]] ], [ [[P]], [[TMP0:%.*]] ]
15 ; CHECK-NEXT:    [[TMP4:%.*]] = extractelement <2 x i1> [[MASK]], i64 1
16 ; CHECK-NEXT:    br i1 [[TMP4]], label [[COND_STORE1:%.*]], label [[ELSE2:%.*]]
17 ; CHECK:       cond.store1:
18 ; CHECK-NEXT:    [[TMP5:%.*]] = extractelement <2 x i64> [[DATA]], i64 1
19 ; CHECK-NEXT:    store i64 [[TMP5]], i64* [[PTR_PHI_ELSE]], align 1
20 ; CHECK-NEXT:    br label [[ELSE2]]
21 ; CHECK:       else2:
22 ; CHECK-NEXT:    ret void
24   call void @llvm.masked.compressstore.v2i64.p0v2i64(<2 x i64> %data, i64* %p, <2 x i1> %mask)
25   ret void
28 define void @scalarize_v2i64_ones_mask(i64* %p, <2 x i64> %data) {
29 ; CHECK-LABEL: @scalarize_v2i64_ones_mask(
30 ; CHECK-NEXT:    br i1 true, label [[COND_STORE:%.*]], label [[ELSE:%.*]]
31 ; CHECK:       cond.store:
32 ; CHECK-NEXT:    [[TMP1:%.*]] = extractelement <2 x i64> [[DATA:%.*]], i64 0
33 ; CHECK-NEXT:    store i64 [[TMP1]], i64* [[P:%.*]], align 1
34 ; CHECK-NEXT:    [[TMP2:%.*]] = getelementptr inbounds i64, i64* [[P]], i32 1
35 ; CHECK-NEXT:    br label [[ELSE]]
36 ; CHECK:       else:
37 ; CHECK-NEXT:    [[PTR_PHI_ELSE:%.*]] = phi i64* [ [[TMP2]], [[COND_STORE]] ], [ [[P]], [[TMP0:%.*]] ]
38 ; CHECK-NEXT:    br i1 true, label [[COND_STORE1:%.*]], label [[ELSE2:%.*]]
39 ; CHECK:       cond.store1:
40 ; CHECK-NEXT:    [[TMP3:%.*]] = extractelement <2 x i64> [[DATA]], i64 1
41 ; CHECK-NEXT:    store i64 [[TMP3]], i64* [[PTR_PHI_ELSE]], align 1
42 ; CHECK-NEXT:    br label [[ELSE2]]
43 ; CHECK:       else2:
44 ; CHECK-NEXT:    ret void
46   call void @llvm.masked.compressstore.v2i64.p0v2i64(<2 x i64> %data, i64* %p, <2 x i1> <i1 true, i1 true>)
47   ret void
50 define void @scalarize_v2i64_zero_mask(i64* %p, <2 x i64> %data) {
51 ; CHECK-LABEL: @scalarize_v2i64_zero_mask(
52 ; CHECK-NEXT:    br i1 false, label [[COND_STORE:%.*]], label [[ELSE:%.*]]
53 ; CHECK:       cond.store:
54 ; CHECK-NEXT:    [[TMP1:%.*]] = extractelement <2 x i64> [[DATA:%.*]], i64 0
55 ; CHECK-NEXT:    store i64 [[TMP1]], i64* [[P:%.*]], align 1
56 ; CHECK-NEXT:    [[TMP2:%.*]] = getelementptr inbounds i64, i64* [[P]], i32 1
57 ; CHECK-NEXT:    br label [[ELSE]]
58 ; CHECK:       else:
59 ; CHECK-NEXT:    [[PTR_PHI_ELSE:%.*]] = phi i64* [ [[TMP2]], [[COND_STORE]] ], [ [[P]], [[TMP0:%.*]] ]
60 ; CHECK-NEXT:    br i1 false, label [[COND_STORE1:%.*]], label [[ELSE2:%.*]]
61 ; CHECK:       cond.store1:
62 ; CHECK-NEXT:    [[TMP3:%.*]] = extractelement <2 x i64> [[DATA]], i64 1
63 ; CHECK-NEXT:    store i64 [[TMP3]], i64* [[PTR_PHI_ELSE]], align 1
64 ; CHECK-NEXT:    br label [[ELSE2]]
65 ; CHECK:       else2:
66 ; CHECK-NEXT:    ret void
68   call void @llvm.masked.compressstore.v2i64.p0v2i64(<2 x i64> %data, i64* %p, <2 x i1> <i1 false, i1 false>)
69   ret void
72 define void @scalarize_v2i64_const_mask(i64* %p, <2 x i64> %data) {
73 ; CHECK-LABEL: @scalarize_v2i64_const_mask(
74 ; CHECK-NEXT:    br i1 false, label [[COND_STORE:%.*]], label [[ELSE:%.*]]
75 ; CHECK:       cond.store:
76 ; CHECK-NEXT:    [[TMP1:%.*]] = extractelement <2 x i64> [[DATA:%.*]], i64 0
77 ; CHECK-NEXT:    store i64 [[TMP1]], i64* [[P:%.*]], align 1
78 ; CHECK-NEXT:    [[TMP2:%.*]] = getelementptr inbounds i64, i64* [[P]], i32 1
79 ; CHECK-NEXT:    br label [[ELSE]]
80 ; CHECK:       else:
81 ; CHECK-NEXT:    [[PTR_PHI_ELSE:%.*]] = phi i64* [ [[TMP2]], [[COND_STORE]] ], [ [[P]], [[TMP0:%.*]] ]
82 ; CHECK-NEXT:    br i1 true, label [[COND_STORE1:%.*]], label [[ELSE2:%.*]]
83 ; CHECK:       cond.store1:
84 ; CHECK-NEXT:    [[TMP3:%.*]] = extractelement <2 x i64> [[DATA]], i64 1
85 ; CHECK-NEXT:    store i64 [[TMP3]], i64* [[PTR_PHI_ELSE]], align 1
86 ; CHECK-NEXT:    br label [[ELSE2]]
87 ; CHECK:       else2:
88 ; CHECK-NEXT:    ret void
90   call void @llvm.masked.compressstore.v2i64.p0v2i64(<2 x i64> %data, i64* %p, <2 x i1> <i1 false, i1 true>)
91   ret void
94 declare void @llvm.masked.compressstore.v2i64.p0v2i64(<2 x i64>, i64*, <2 x i1>)