test/CodeGen/AMDGPU/fmax_legacy.ll

   1 ; RUN: llc -march=amdgcn -verify-machineinstrs < %s | FileCheck -enable-var-scope -check-prefix=GCN -check-prefix=GCN-SAFE -check-prefix=FUNC %s
   2 ; RUN: llc -enable-no-nans-fp-math -enable-no-signed-zeros-fp-math -march=amdgcn -verify-machineinstrs < %s | FileCheck -enable-var-scope -check-prefix=GCN-NONAN -check-prefix=GCN -check-prefix=FUNC %s
   3 ; RUN: llc -march=r600 -mcpu=redwood < %s | FileCheck -enable-var-scope -check-prefix=EG -check-prefix=FUNC %s
   4
   5 declare i32 @llvm.r600.read.tidig.x() #1
   6
   7 ; FUNC-LABEL: {{^}}test_fmax_legacy_uge_f32:
   8 ; GCN: buffer_load_dword [[A:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64{{$}}
   9 ; GCN: buffer_load_dword [[B:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64 offset:4
  10 ; GCN-SAFE: v_max_legacy_f32_e32 {{v[0-9]+}}, [[B]], [[A]]
  11 ; GCN-NONAN: v_max_f32_e32 {{v[0-9]+}}, [[A]], [[B]]
  12
  13 ; EG: MAX
  14 define amdgpu_kernel void @test_fmax_legacy_uge_f32(float addrspace(1)* %out, float addrspace(1)* %in) #0 {
  15   %tid = call i32 @llvm.r600.read.tidig.x() #1
  16   %gep.0 = getelementptr float, float addrspace(1)* %in, i32 %tid
  17   %gep.1 = getelementptr float, float addrspace(1)* %gep.0, i32 1
  18
  19   %a = load volatile float, float addrspace(1)* %gep.0, align 4
  20   %b = load volatile float, float addrspace(1)* %gep.1, align 4
  21
  22   %cmp = fcmp uge float %a, %b
  23   %val = select i1 %cmp, float %a, float %b
  24   store float %val, float addrspace(1)* %out, align 4
  25   ret void
  26 }
  27
  28 ; FUNC-LABEL: {{^}}test_fmax_legacy_uge_f32_nnan_src:
  29 ; GCN: buffer_load_dword [[A:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64{{$}}
  30 ; GCN: buffer_load_dword [[B:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64 offset:4
  31 ; GCN-DAG: v_add_f32_e32 [[ADD_A:v[0-9]+]], 1.0, [[A]]
  32 ; GCN-DAG: v_add_f32_e32 [[ADD_B:v[0-9]+]], 2.0, [[B]]
  33
  34 ; GCN-SAFE: v_max_legacy_f32_e32 {{v[0-9]+}}, [[ADD_B]], [[ADD_A]]
  35 ; GCN-NONAN: v_max_f32_e32 {{v[0-9]+}}, [[ADD_A]], [[ADD_B]]
  36
  37 ; EG: MAX
  38 define amdgpu_kernel void @test_fmax_legacy_uge_f32_nnan_src(float addrspace(1)* %out, float addrspace(1)* %in) #0 {
  39   %tid = call i32 @llvm.r600.read.tidig.x() #1
  40   %gep.0 = getelementptr float, float addrspace(1)* %in, i32 %tid
  41   %gep.1 = getelementptr float, float addrspace(1)* %gep.0, i32 1
  42
  43   %a = load volatile float, float addrspace(1)* %gep.0, align 4
  44   %b = load volatile float, float addrspace(1)* %gep.1, align 4
  45   %a.nnan = fadd nnan float %a, 1.0
  46   %b.nnan = fadd nnan float %b, 2.0
  47
  48   %cmp = fcmp uge float %a.nnan, %b.nnan
  49   %val = select i1 %cmp, float %a.nnan, float %b.nnan
  50   store float %val, float addrspace(1)* %out, align 4
  51   ret void
  52 }
  53
  54 ; FUNC-LABEL: {{^}}test_fmax_legacy_oge_f32:
  55 ; GCN: buffer_load_dword [[A:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64{{$}}
  56 ; GCN: buffer_load_dword [[B:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64 offset:4
  57 ; GCN-SAFE: v_max_legacy_f32_e32 {{v[0-9]+}}, [[A]], [[B]]
  58 ; GCN-NONAN: v_max_f32_e32 {{v[0-9]+}}, [[A]], [[B]]
  59 ; EG: MAX
  60 define amdgpu_kernel void @test_fmax_legacy_oge_f32(float addrspace(1)* %out, float addrspace(1)* %in) #0 {
  61   %tid = call i32 @llvm.r600.read.tidig.x() #1
  62   %gep.0 = getelementptr float, float addrspace(1)* %in, i32 %tid
  63   %gep.1 = getelementptr float, float addrspace(1)* %gep.0, i32 1
  64
  65   %a = load volatile float, float addrspace(1)* %gep.0, align 4
  66   %b = load volatile float, float addrspace(1)* %gep.1, align 4
  67
  68   %cmp = fcmp oge float %a, %b
  69   %val = select i1 %cmp, float %a, float %b
  70   store float %val, float addrspace(1)* %out, align 4
  71   ret void
  72 }
  73
  74 ; FUNC-LABEL: {{^}}test_fmax_legacy_ugt_f32:
  75 ; GCN: buffer_load_dword [[A:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64{{$}}
  76 ; GCN: buffer_load_dword [[B:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64 offset:4
  77 ; GCN-SAFE: v_max_legacy_f32_e32 {{v[0-9]+}}, [[B]], [[A]]
  78 ; GCN-NONAN: v_max_f32_e32 {{v[0-9]+}}, [[A]], [[B]]
  79 ; EG: MAX
  80 define amdgpu_kernel void @test_fmax_legacy_ugt_f32(float addrspace(1)* %out, float addrspace(1)* %in) #0 {
  81   %tid = call i32 @llvm.r600.read.tidig.x() #1
  82   %gep.0 = getelementptr float, float addrspace(1)* %in, i32 %tid
  83   %gep.1 = getelementptr float, float addrspace(1)* %gep.0, i32 1
  84
  85   %a = load volatile float, float addrspace(1)* %gep.0, align 4
  86   %b = load volatile float, float addrspace(1)* %gep.1, align 4
  87
  88   %cmp = fcmp ugt float %a, %b
  89   %val = select i1 %cmp, float %a, float %b
  90   store float %val, float addrspace(1)* %out, align 4
  91   ret void
  92 }
  93
  94 ; FUNC-LABEL: {{^}}test_fmax_legacy_ogt_f32:
  95 ; GCN: buffer_load_dword [[A:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64{{$}}
  96 ; GCN: buffer_load_dword [[B:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64 offset:4
  97 ; GCN-SAFE: v_max_legacy_f32_e32 {{v[0-9]+}}, [[A]], [[B]]
  98 ; GCN-NONAN: v_max_f32_e32 {{v[0-9]+}}, [[A]], [[B]]
  99 ; EG: MAX
 100 define amdgpu_kernel void @test_fmax_legacy_ogt_f32(float addrspace(1)* %out, float addrspace(1)* %in) #0 {
 101   %tid = call i32 @llvm.r600.read.tidig.x() #1
 102   %gep.0 = getelementptr float, float addrspace(1)* %in, i32 %tid
 103   %gep.1 = getelementptr float, float addrspace(1)* %gep.0, i32 1
 104
 105   %a = load volatile float, float addrspace(1)* %gep.0, align 4
 106   %b = load volatile float, float addrspace(1)* %gep.1, align 4
 107
 108   %cmp = fcmp ogt float %a, %b
 109   %val = select i1 %cmp, float %a, float %b
 110   store float %val, float addrspace(1)* %out, align 4
 111   ret void
 112 }
 113
 114 ; FUNC-LABEL: {{^}}test_fmax_legacy_ogt_v1f32:
 115 ; GCN: buffer_load_dword [[A:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64{{$}}
 116 ; GCN: buffer_load_dword [[B:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64 offset:4
 117 ; GCN-SAFE: v_max_legacy_f32_e32 {{v[0-9]+}}, [[A]], [[B]]
 118 ; GCN-NONAN: v_max_f32_e32 {{v[0-9]+}}, [[A]], [[B]]
 119 ; EG: MAX
 120 define amdgpu_kernel void @test_fmax_legacy_ogt_v1f32(<1 x float> addrspace(1)* %out, <1 x float> addrspace(1)* %in) #0 {
 121   %tid = call i32 @llvm.r600.read.tidig.x() #1
 122   %gep.0 = getelementptr <1 x float>, <1 x float> addrspace(1)* %in, i32 %tid
 123   %gep.1 = getelementptr <1 x float>, <1 x float> addrspace(1)* %gep.0, i32 1
 124
 125   %a = load <1 x float>, <1 x float> addrspace(1)* %gep.0
 126   %b = load <1 x float>, <1 x float> addrspace(1)* %gep.1
 127
 128   %cmp = fcmp ogt <1 x float> %a, %b
 129   %val = select <1 x i1> %cmp, <1 x float> %a, <1 x float> %b
 130   store <1 x float> %val, <1 x float> addrspace(1)* %out
 131   ret void
 132 }
 133
 134 ; FUNC-LABEL: {{^}}test_fmax_legacy_ogt_v3f32:
 135 ; GCN-SAFE: v_max_legacy_f32_e32
 136 ; GCN-SAFE: v_max_legacy_f32_e32
 137 ; GCN-SAFE: v_max_legacy_f32_e32
 138 ; GCN-NONAN: v_max_f32_e32
 139 ; GCN-NONAN: v_max_f32_e32
 140 ; GCN-NONAN: v_max_f32_e32
 141 define amdgpu_kernel void @test_fmax_legacy_ogt_v3f32(<3 x float> addrspace(1)* %out, <3 x float> addrspace(1)* %in) #0 {
 142   %tid = call i32 @llvm.r600.read.tidig.x() #1
 143   %gep.0 = getelementptr <3 x float>, <3 x float> addrspace(1)* %in, i32 %tid
 144   %gep.1 = getelementptr <3 x float>, <3 x float> addrspace(1)* %gep.0, i32 1
 145
 146   %a = load <3 x float>, <3 x float> addrspace(1)* %gep.0
 147   %b = load <3 x float>, <3 x float> addrspace(1)* %gep.1
 148
 149   %cmp = fcmp ogt <3 x float> %a, %b
 150   %val = select <3 x i1> %cmp, <3 x float> %a, <3 x float> %b
 151   store <3 x float> %val, <3 x float> addrspace(1)* %out
 152   ret void
 153 }
 154
 155 ; FUNC-LABEL: {{^}}test_fmax_legacy_ogt_f32_multi_use:
 156 ; GCN: buffer_load_dword [[A:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64{{$}}
 157 ; GCN: buffer_load_dword [[B:v[0-9]+]], {{v\[[0-9]+:[0-9]+\]}}, {{s\[[0-9]+:[0-9]+\]}}, 0 addr64 offset:4
 158 ; GCN-NOT: v_max_
 159 ; GCN: v_cmp_gt_f32
 160 ; GCN-NEXT: v_cndmask_b32
 161 ; GCN-NOT: v_max_
 162
 163 ; EG: MAX
 164 define amdgpu_kernel void @test_fmax_legacy_ogt_f32_multi_use(float addrspace(1)* %out0, i1 addrspace(1)* %out1, float addrspace(1)* %in) #0 {
 165   %tid = call i32 @llvm.r600.read.tidig.x() #1
 166   %gep.0 = getelementptr float, float addrspace(1)* %in, i32 %tid
 167   %gep.1 = getelementptr float, float addrspace(1)* %gep.0, i32 1
 168
 169   %a = load volatile float, float addrspace(1)* %gep.0, align 4
 170   %b = load volatile float, float addrspace(1)* %gep.1, align 4
 171
 172   %cmp = fcmp ogt float %a, %b
 173   %val = select i1 %cmp, float %a, float %b
 174   store float %val, float addrspace(1)* %out0, align 4
 175   store i1 %cmp, i1addrspace(1)* %out1
 176   ret void
 177 }
 178
 179 attributes #0 = { nounwind }
 180 attributes #1 = { nounwind readnone }