test/CodeGen/AMDGPU/xnor.ll

   1 ; RUN: llc -march=amdgcn -mcpu=gfx600 -verify-machineinstrs < %s | FileCheck --check-prefix=GCN --check-prefix=GFX600 %s
   2 ; RUN: llc -march=amdgcn -mcpu=gfx700 -verify-machineinstrs < %s | FileCheck --check-prefix=GCN --check-prefix=GFX700 %s
   3 ; RUN: llc -march=amdgcn -mcpu=gfx801 -verify-machineinstrs < %s | FileCheck --check-prefix=GCN --check-prefix=GFX801 %s
   4 ; RUN: llc -march=amdgcn -mcpu=gfx900 -verify-machineinstrs < %s | FileCheck --check-prefix=GCN --check-prefix=GFX900 %s
   5 ; RUN: llc -march=amdgcn -mcpu=gfx906 -verify-machineinstrs < %s | FileCheck --check-prefix=GCN-DL --check-prefix=GFX906 %s
   6
   7 ; GCN-LABEL: {{^}}scalar_xnor_i32_one_use
   8 ; GCN: s_xnor_b32
   9 define amdgpu_kernel void @scalar_xnor_i32_one_use(
  10     i32 addrspace(1)* %r0, i32 %a, i32 %b) {
  11 entry:
  12   %xor = xor i32 %a, %b
  13   %r0.val = xor i32 %xor, -1
  14   store i32 %r0.val, i32 addrspace(1)* %r0
  15   ret void
  16 }
  17
  18 ; GCN-LABEL: {{^}}scalar_xnor_i32_mul_use
  19 ; GCN-NOT: s_xnor_b32
  20 ; GCN: s_xor_b32
  21 ; GCN: s_not_b32
  22 ; GCN: s_add_i32
  23 define amdgpu_kernel void @scalar_xnor_i32_mul_use(
  24     i32 addrspace(1)* %r0, i32 addrspace(1)* %r1, i32 %a, i32 %b) {
  25 entry:
  26   %xor = xor i32 %a, %b
  27   %r0.val = xor i32 %xor, -1
  28   %r1.val = add i32 %xor, %a
  29   store i32 %r0.val, i32 addrspace(1)* %r0
  30   store i32 %r1.val, i32 addrspace(1)* %r1
  31   ret void
  32 }
  33
  34 ; GCN-LABEL: {{^}}scalar_xnor_i64_one_use
  35 ; GCN: s_xnor_b64
  36 define amdgpu_kernel void @scalar_xnor_i64_one_use(
  37     i64 addrspace(1)* %r0, i64 %a, i64 %b) {
  38 entry:
  39   %xor = xor i64 %a, %b
  40   %r0.val = xor i64 %xor, -1
  41   store i64 %r0.val, i64 addrspace(1)* %r0
  42   ret void
  43 }
  44
  45 ; GCN-LABEL: {{^}}scalar_xnor_i64_mul_use
  46 ; GCN-NOT: s_xnor_b64
  47 ; GCN: s_xor_b64
  48 ; GCN: s_not_b64
  49 ; GCN: s_add_u32
  50 ; GCN: s_addc_u32
  51 define amdgpu_kernel void @scalar_xnor_i64_mul_use(
  52     i64 addrspace(1)* %r0, i64 addrspace(1)* %r1, i64 %a, i64 %b) {
  53 entry:
  54   %xor = xor i64 %a, %b
  55   %r0.val = xor i64 %xor, -1
  56   %r1.val = add i64 %xor, %a
  57   store i64 %r0.val, i64 addrspace(1)* %r0
  58   store i64 %r1.val, i64 addrspace(1)* %r1
  59   ret void
  60 }
  61
  62 ; GCN-LABEL: {{^}}vector_xnor_i32_one_use
  63 ; GCN-NOT: s_xnor_b32
  64 ; GCN: v_xor_b32
  65 ; GCN: v_not_b32
  66 ; GCN-DL: v_xnor_b32
  67 define i32 @vector_xnor_i32_one_use(i32 %a, i32 %b) {
  68 entry:
  69   %xor = xor i32 %a, %b
  70   %r = xor i32 %xor, -1
  71   ret i32 %r
  72 }
  73
  74 ; GCN-LABEL: {{^}}vector_xnor_i64_one_use
  75 ; GCN-NOT: s_xnor_b64
  76 ; GCN: v_xor_b32
  77 ; GCN: v_xor_b32
  78 ; GCN: v_not_b32
  79 ; GCN: v_not_b32
  80 ; GCN-DL: v_xnor_b32
  81 ; GCN-DL: v_xnor_b32
  82 define i64 @vector_xnor_i64_one_use(i64 %a, i64 %b) {
  83 entry:
  84   %xor = xor i64 %a, %b
  85   %r = xor i64 %xor, -1
  86   ret i64 %r
  87 }