test/CodeGen/ARM/arm-cgp-zext-truncs.ll

   1 ; RUN: llc -mtriple=thumbv8.main -mcpu=cortex-m33 %s -arm-disable-cgp=false -o - | FileCheck %s --check-prefix=CHECK-COMMON --check-prefix=CHECK-NODSP
   2 ; RUN: llc -mtriple=thumbv7-linux-android %s -arm-disable-cgp=false -o - | FileCheck %s --check-prefix=CHECK-COMMON --check-prefix=CHECK-NODSP
   3 ; RUN: llc -mtriple=thumbv7em %s -arm-disable-cgp=false -arm-enable-scalar-dsp=true -o - | FileCheck %s --check-prefix=CHECK-COMMON --check-prefix=CHECK-DSP
   4 ; RUN: llc -mtriple=thumbv8 %s -arm-disable-cgp=false -arm-enable-scalar-dsp=true -arm-enable-scalar-dsp-imms=true -o - | FileCheck %s --check-prefix=CHECK-COMMON --check-prefix=CHECK-DSP-IMM
   5
   6 ; Transform will fail because the trunc is not a sink.
   7 ; CHECK-COMMON-LABEL: dsp_trunc
   8 ; CHECK-COMMON:   add   [[ADD:[^ ]+]],
   9 ; CHECK-DSP-NEXT: ldrh  r1, [r3]
  10 ; CHECK-DSP-NEXT: ldrh  r2, [r2]
  11 ; CHECK-DSP-NEXT: subs  r1, r1, [[ADD]]
  12 ; CHECK-DSP-NEXT: add   r0, r2
  13 ; CHECK-DSP-NEXT: uxth  r3, r1
  14 ; CHECK-DSP-NEXT: uxth  r2, r0
  15 ; CHECK-DSP-NEXT: cmp   r2, r3
  16
  17 ; With DSP-IMM, we could have:
  18 ; movs  r1, #0
  19 ; uxth  r0, r0
  20 ; usub16  r1, r1, r0
  21 ; ldrh  r0, [r2]
  22 ; ldrh  r3, [r3]
  23 ; usub16  r0, r0, r1
  24 ; uadd16  r1, r3, r1
  25 ; cmp r0, r1
  26 define i16 @dsp_trunc(i32 %arg0, i32 %arg1, i16* %gep0, i16* %gep1) {
  27 entry:
  28   %add0 = add i32 %arg0, %arg1
  29   %conv0 = trunc i32 %add0 to i16
  30   %sub0 = sub i16 0, %conv0
  31   %load0 = load i16, i16* %gep0, align 2
  32   %load1 = load i16, i16* %gep1, align 2
  33   %sub1 = sub i16 %load0, %sub0
  34   %add1 = add i16 %load1, %sub0
  35   %cmp = icmp ult i16 %sub1, %add1
  36   %res = select i1 %cmp, i16 %add1, i16 %sub1
  37   ret i16 %res
  38 }
  39
  40 ; CHECK-COMMON-LABEL: trunc_i16_i8
  41 ; CHECK-COMMON: ldrh
  42 ; CHECK-COMMON: uxtb
  43 ; CHECK-COMMON: cmp
  44 define i8 @trunc_i16_i8(i16* %ptr, i16 zeroext %arg0, i8 zeroext %arg1) {
  45 entry:
  46   %0 = load i16, i16* %ptr
  47   %1 = add i16 %0, %arg0
  48   %2 = trunc i16 %1 to i8
  49   %3 = icmp ugt i8 %2, %arg1
  50   %4 = select i1 %3, i8 %2, i8 %arg1
  51   ret i8 %4
  52 }
  53
  54 ; The pass perform the transform, but a uxtb will still be inserted to handle
  55 ; the zext to the icmp.
  56 ; CHECK-COMMON-LABEL: icmp_i32_zext:
  57 ; CHECK-COMMON: sub
  58 ; CHECK-COMMON: uxtb
  59 ; CHECK-COMMON: cmp
  60 define i8 @icmp_i32_zext(i8* %ptr) {
  61 entry:
  62   %gep = getelementptr inbounds i8, i8* %ptr, i32 0
  63   %0 = load i8, i8* %gep, align 1
  64   %1 = sub nuw nsw i8 %0, 1
  65   %conv44 = zext i8 %0 to i32
  66   br label %preheader
  67
  68 preheader:
  69   br label %body
  70
  71 body:
  72   %2 = phi i8 [ %1, %preheader ], [ %3, %if.end ]
  73   %si.0274 = phi i32 [ %conv44, %preheader ], [ %inc, %if.end ]
  74   %conv51266 = zext i8 %2 to i32
  75   %cmp52267 = icmp eq i32 %si.0274, %conv51266
  76   br i1 %cmp52267, label %if.end, label %exit
  77
  78 if.end:
  79   %inc = add i32 %si.0274, 1
  80   %gep1 = getelementptr inbounds i8, i8* %ptr, i32 %inc
  81   %3 = load i8, i8* %gep1, align 1
  82   br label %body
  83
  84 exit:
  85   ret i8 %2
  86 }
  87
  88 ; Won't don't handle sext
  89 ; CHECK-COMMON-LABEL: icmp_sext_zext_store_i8_i16
  90 ; CHECK-COMMON: ldrb
  91 ; CHECK-COMMON: ldrsh
  92 define i32 @icmp_sext_zext_store_i8_i16() {
  93 entry:
  94   %0 = load i8, i8* getelementptr inbounds ([16 x i8], [16 x i8]* @d_uch, i32 0, i32 2), align 1
  95   %conv = zext i8 %0 to i16
  96   store i16 %conv, i16* @sh1, align 2
  97   %conv1 = zext i8 %0 to i32
  98   %1 = load i16, i16* getelementptr inbounds ([16 x i16], [16 x i16]* @d_sh, i32 0, i32 2), align 2
  99   %conv2 = sext i16 %1 to i32
 100   %cmp = icmp eq i32 %conv1, %conv2
 101   %conv3 = zext i1 %cmp to i32
 102   ret i32 %conv3
 103 }
 104
 105 ; CHECK-COMMON-LABEL: or_icmp_ugt:
 106 ; CHECK-COMMON:     ldrb
 107 ; CHECK-COMMON:     sub.w
 108 ; CHECK-COMMON-NOT: uxt
 109 ; CHECK-COMMON:     cmp.w
 110 ; CHECK-COMMON-NOT: uxt
 111 ; CHECK-COMMON:     cmp
 112 define i1 @or_icmp_ugt(i32 %arg, i8* %ptr) {
 113 entry:
 114   %0 = load i8, i8* %ptr
 115   %1 = zext i8 %0 to i32
 116   %mul = shl nuw nsw i32 %1, 1
 117   %add0 = add nuw nsw i32 %mul, 6
 118   %cmp0 = icmp ne i32 %arg, %add0
 119   %add1 = add i8 %0, -1
 120   %cmp1 = icmp ugt i8 %add1, 3
 121   %or = or i1 %cmp0, %cmp1
 122   ret i1 %or
 123 }
 124
 125 ; CHECK-COMMON-LABEL: icmp_switch_trunc:
 126 ; CHECK-COMMON-NOT: uxt
 127 define i16 @icmp_switch_trunc(i16 zeroext %arg) {
 128 entry:
 129   %conv = add nuw i16 %arg, 15
 130   %mul = mul nuw nsw i16 %conv, 3
 131   %trunc = trunc i16 %arg to i3
 132   switch i3 %trunc, label %default [
 133     i3 0, label %sw.bb
 134     i3 1, label %sw.bb.i
 135   ]
 136
 137 sw.bb:
 138   %cmp0 = icmp ult i16 %mul, 127
 139   %select = select i1 %cmp0, i16 %mul, i16 127
 140   br label %exit
 141
 142 sw.bb.i:
 143   %cmp1 = icmp ugt i16 %mul, 34
 144   %select.i = select i1 %cmp1, i16 %mul, i16 34
 145   br label %exit
 146
 147 default:
 148   br label %exit
 149
 150 exit:
 151   %res = phi i16 [ %select, %sw.bb ], [ %select.i, %sw.bb.i ], [ %mul, %default ]
 152   ret i16 %res
 153 }
 154
 155 ; We currently only handle truncs as sinks, so a uxt will still be needed for
 156 ; the icmp ugt instruction.
 157 ; CHECK-COMMON-LABEL: urem_trunc_icmps
 158 ; CHECK-COMMON: cmp
 159 ; CHECK-COMMON: uxt
 160 ; CHECK-COMMON: cmp
 161 define void @urem_trunc_icmps(i16** %in, i32* %g, i32* %k) {
 162 entry:
 163   %ptr = load i16*, i16** %in, align 4
 164   %ld = load i16, i16* %ptr, align 2
 165   %cmp.i = icmp eq i16 %ld, 0
 166   br i1 %cmp.i, label %exit, label %cond.false.i
 167
 168 cond.false.i:
 169   %rem = urem i16 5, %ld
 170   %extract.t = trunc i16 %rem to i8
 171   br label %body
 172
 173 body:
 174   %cond.in.i.off0 = phi i8 [ %extract.t, %cond.false.i ], [ %add, %for.inc ]
 175   %cmp = icmp ugt i8 %cond.in.i.off0, 7
 176   %conv5 = zext i1 %cmp to i32
 177   store i32 %conv5, i32* %g, align 4
 178   %.pr = load i32, i32* %k, align 4
 179   %tobool13150 = icmp eq i32 %.pr, 0
 180   br i1 %tobool13150, label %for.inc, label %exit
 181
 182 for.inc:
 183   %add = add nuw i8 %cond.in.i.off0, 1
 184   br label %body
 185
 186 exit:
 187   ret void
 188 }
 189
 190 ; CHECK-COMMON-LABEL: phi_feeding_switch
 191 ; CHECK-COMMON: ldrb
 192 ; CHECK-COMMON: uxtb
 193 ; CHECK-COMMON: uxtb
 194 define void @phi_feeding_switch(i8* %memblock, i8* %store, i16 %arg) {
 195 entry:
 196   %pre = load i8, i8* %memblock, align 1
 197   %conv = trunc i16 %arg to i8
 198   br label %header
 199
 200 header:
 201   %phi.0 = phi i8 [ %pre, %entry ], [ %count, %latch ]
 202   %phi.1 = phi i8 [ %conv, %entry ], [ %phi.3, %latch ]
 203   %phi.2 = phi i8 [ 0, %entry], [ %count, %latch ]
 204   switch i8 %phi.0, label %default [
 205     i8 43, label %for.inc.i
 206     i8 45, label %for.inc.i.i
 207   ]
 208
 209 for.inc.i:
 210   %xor = xor i8 %phi.1, 1
 211   br label %latch
 212
 213 for.inc.i.i:
 214   %and = and i8 %phi.1, 3
 215   br label %latch
 216
 217 default:
 218   %sub = sub i8 %phi.0, 1
 219   %cmp2 = icmp ugt i8 %sub, 4
 220   br i1 %cmp2, label %latch, label %exit
 221
 222 latch:
 223   %phi.3 = phi i8 [ %xor, %for.inc.i ], [ %and, %for.inc.i.i ], [ %phi.2, %default ]
 224   %count = add nuw i8 %phi.2, 1
 225   store i8 %count, i8* %store, align 1
 226   br label %header
 227
 228 exit:
 229   ret void
 230 }
 231
 232 ; Check that %exp requires uxth in all cases, and will also be required to
 233 ; promote %1 for the call - unless we can generate a uadd16.
 234 ; CHECK-COMMON-LABEL: zext_load_sink_call:
 235 ; CHECK-COMMON: uxt
 236 ; uadd16
 237 ; cmp
 238 ; CHECK-COMMON: uxt
 239 define i32 @zext_load_sink_call(i16* %ptr, i16 %exp) {
 240 entry:
 241   %0 = load i16, i16* %ptr, align 4
 242   %1 = add i16 %exp, 3
 243   %cmp = icmp eq i16 %0, %exp
 244   br i1 %cmp, label %exit, label %if.then
 245
 246 if.then:
 247   %conv0 = zext i16 %0 to i32
 248   %conv1 = zext i16 %1 to i32
 249   %call = tail call arm_aapcs_vfpcc i32 @dummy(i32 %conv0, i32 %conv1)
 250   br label %exit
 251
 252 exit:
 253   %exitval = phi i32 [ %call, %if.then ], [ 0, %entry  ]
 254   ret i32 %exitval
 255 }
 256
 257 %class.ae = type { i8 }
 258 %class.x = type { i8 }
 259 %class.v = type { %class.q }
 260 %class.q = type { i16 }
 261
 262 ; CHECK-COMMON-LABEL: trunc_i16_i9_switch
 263 ; CHECK-COMMON-NOT: uxt
 264 define i32 @trunc_i16_i9_switch(%class.ae* %this) {
 265 entry:
 266   %call = tail call %class.x* @_ZNK2ae2afEv(%class.ae* %this)
 267   %call2 = tail call %class.v* @_ZN1x2acEv(%class.x* %call)
 268   %0 = getelementptr inbounds %class.v, %class.v* %call2, i32 0, i32 0, i32 0
 269   %1 = load i16, i16* %0, align 2
 270   %2 = trunc i16 %1 to i9
 271   %trunc = and i9 %2, -64
 272   switch i9 %trunc, label %cleanup.fold.split [
 273     i9 0, label %cleanup
 274     i9 -256, label %if.then7
 275   ]
 276
 277 if.then7:
 278   %3 = and i16 %1, 7
 279   %tobool = icmp eq i16 %3, 0
 280   %cond = select i1 %tobool, i32 2, i32 1
 281   br label %cleanup
 282
 283 cleanup.fold.split:
 284   br label %cleanup
 285
 286 cleanup:
 287   %retval.0 = phi i32 [ %cond, %if.then7 ], [ 0, %entry ], [ 2, %cleanup.fold.split ]
 288   ret i32 %retval.0
 289 }
 290
 291 declare %class.x* @_ZNK2ae2afEv(%class.ae*) local_unnamed_addr
 292 declare %class.v* @_ZN1x2acEv(%class.x*) local_unnamed_addr
 293 declare i32 @dummy(i32, i32)
 294
 295 @d_uch = hidden local_unnamed_addr global [16 x i8] zeroinitializer, align 1
 296 @sh1 = hidden local_unnamed_addr global i16 0, align 2
 297 @d_sh = hidden local_unnamed_addr global [16 x i16] zeroinitializer, align 2