test/CodeGen/AMDGPU/llvm.amdgcn.image.sample.d16.dim.ll

   1 ; RUN: llc < %s -march=amdgcn -mcpu=tonga -verify-machineinstrs | FileCheck -check-prefixes=GCN,UNPACKED,GFX89 %s
   2 ; RUN: llc < %s -march=amdgcn -mcpu=gfx810 -verify-machineinstrs | FileCheck -check-prefixes=GCN,PACKED,GFX81,GFX89 %s
   3 ; RUN: llc < %s -march=amdgcn -mcpu=gfx900 -verify-machineinstrs | FileCheck -check-prefixes=GCN,PACKED,GFX9,GFX89 %s
   4 ; RUN: llc < %s -march=amdgcn -mcpu=gfx1010 -verify-machineinstrs | FileCheck -check-prefixes=GCN,GFX10 %s
   5
   6 ; GCN-LABEL: {{^}}image_sample_2d_f16:
   7 ; GFX89: image_sample v0, v[0:1], s[0:7], s[8:11] dmask:0x1 d16{{$}}
   8 ; GFX10: image_sample v0, v[0:1], s[0:7], s[8:11] dmask:0x1 dim:SQ_RSRC_IMG_2D d16{{$}}
   9 define amdgpu_ps half @image_sample_2d_f16(<8 x i32> inreg %rsrc, <4 x i32> inreg %samp, float %s, float %t) {
  10 main_body:
  11   %tex = call half @llvm.amdgcn.image.sample.2d.f16.f32(i32 1, float %s, float %t, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 0, i32 0)
  12   ret half %tex
  13 }
  14
  15 ; GCN-LABEL: {{^}}image_sample_2d_f16_tfe:
  16 ; GCN: v_mov_b32_e32 v{{[0-9]+}}, 0
  17 ; PACKED: image_sample v[2:3], v[0:1], s[0:7], s[8:11] dmask:0x1 tfe d16{{$}}
  18 ; UNPACKED: image_sample v[2:3], v[0:1], s[0:7], s[8:11] dmask:0x1 tfe d16{{$}}
  19 define amdgpu_ps half @image_sample_2d_f16_tfe(<8 x i32> inreg %rsrc, <4 x i32> inreg %samp, float %s, float %t, i32 addrspace(1)* inreg %out) {
  20 main_body:
  21   %tex = call {half,i32} @llvm.amdgcn.image.sample.2d.f16i32.f32(i32 1, float %s, float %t, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 0)
  22   %tex.vec = extractvalue {half, i32} %tex, 0
  23   %tex.err = extractvalue {half, i32} %tex, 1
  24   store i32 %tex.err, i32 addrspace(1)* %out, align 4
  25   ret half %tex.vec
  26 }
  27
  28 ; GCN-LABEL: {{^}}image_sample_c_d_1d_v2f16:
  29 ; UNPACKED: image_sample_c_d v[0:1], v[0:3], s[0:7], s[8:11] dmask:0x3 d16{{$}}
  30 ; PACKED: image_sample_c_d v0, v[0:3], s[0:7], s[8:11] dmask:0x3 d16{{$}}
  31 ; GFX10: image_sample_c_d v0, v[0:3], s[0:7], s[8:11] dmask:0x3 dim:SQ_RSRC_IMG_1D d16{{$}}
  32 define amdgpu_ps float @image_sample_c_d_1d_v2f16(<8 x i32> inreg %rsrc, <4 x i32> inreg %samp, float %zcompare, float %dsdh, float %dsdv, float %s) {
  33 main_body:
  34   %tex = call <2 x half> @llvm.amdgcn.image.sample.c.d.1d.v2f16.f32.f32(i32 3, float %zcompare, float %dsdh, float %dsdv, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 0, i32 0)
  35   %r = bitcast <2 x half> %tex to float
  36   ret float %r
  37 }
  38
  39 ; GCN-LABEL: {{^}}image_sample_c_d_1d_v2f16_tfe:
  40 ; GCN: v_mov_b32_e32 v{{[0-9]+}}, 0
  41 ; UNPACKED: image_sample_c_d v[{{[0-9]+:[0-9]+}}], v[0:3], s[0:7], s[8:11] dmask:0x3 tfe d16{{$}}
  42 ; PACKED: image_sample_c_d v[{{[0-9]+:[0-9]+}}], v[0:3], s[0:7], s[8:11] dmask:0x3 tfe d16{{$}}
  43 define amdgpu_ps <2 x float> @image_sample_c_d_1d_v2f16_tfe(<8 x i32> inreg %rsrc, <4 x i32> inreg %samp, float %zcompare, float %dsdh, float %dsdv, float %s) {
  44 main_body:
  45   %tex = call {<2 x half>,i32} @llvm.amdgcn.image.sample.c.d.1d.v2f16i32.f32.f32(i32 3, float %zcompare, float %dsdh, float %dsdv, float %s, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 0)
  46   %tex.vec = extractvalue {<2 x half>, i32} %tex, 0
  47   %tex.err = extractvalue {<2 x half>, i32} %tex, 1
  48   %tex.vecf = bitcast <2 x half> %tex.vec to float
  49   %r.0 = insertelement <2 x float> undef, float %tex.vecf, i32 0
  50   %tex.errf = bitcast i32 %tex.err to float
  51   %r = insertelement <2 x float> %r.0, float %tex.errf, i32 1
  52   ret <2 x float> %r
  53 }
  54
  55 ; GCN-LABEL: {{^}}image_sample_b_2d_v4f16:
  56 ; UNPACKED: image_sample_b v[0:3], v[0:3], s[0:7], s[8:11] dmask:0xf d16{{$}}
  57 ; PACKED: image_sample_b v[0:1], v[0:3], s[0:7], s[8:11] dmask:0xf d16{{$}}
  58 ; GFX10: image_sample_b v[0:1], v[0:2], s[0:7], s[8:11] dmask:0xf dim:SQ_RSRC_IMG_2D d16{{$}}
  59 define amdgpu_ps <2 x float> @image_sample_b_2d_v4f16(<8 x i32> inreg %rsrc, <4 x i32> inreg %samp, float %bias, float %s, float %t) {
  60 main_body:
  61   %tex = call <4 x half> @llvm.amdgcn.image.sample.b.2d.v4f16.f32.f32(i32 15, float %bias, float %s, float %t, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 0, i32 0)
  62   %r = bitcast <4 x half> %tex to <2 x float>
  63   ret <2 x float> %r
  64 }
  65
  66 ; GCN-LABEL: {{^}}image_sample_b_2d_v4f16_tfe:
  67 ; GCN: v_mov_b32_e32 v{{[0-9]+}}, 0
  68 ; UNPACKED: image_sample_b v[{{[0-9]+:[0-9]+}}], v[0:3], s[0:7], s[8:11] dmask:0xf tfe d16{{$}}
  69 ; PACKED: image_sample_b v[{{[0-9]+:[0-9]+}}], v[0:3], s[0:7], s[8:11] dmask:0xf tfe d16{{$}}
  70 define amdgpu_ps <4 x float> @image_sample_b_2d_v4f16_tfe(<8 x i32> inreg %rsrc, <4 x i32> inreg %samp, float %bias, float %s, float %t) {
  71 main_body:
  72   %tex = call {<4 x half>,i32} @llvm.amdgcn.image.sample.b.2d.v4f16i32.f32.f32(i32 15, float %bias, float %s, float %t, <8 x i32> %rsrc, <4 x i32> %samp, i1 false, i32 1, i32 0)
  73   %tex.vec = extractvalue {<4 x half>, i32} %tex, 0
  74   %tex.err = extractvalue {<4 x half>, i32} %tex, 1
  75   %tex.vecf = bitcast <4 x half> %tex.vec to <2 x float>
  76   %tex.vecf.0 = extractelement <2 x float> %tex.vecf, i32 0
  77   %tex.vecf.1 = extractelement <2 x float> %tex.vecf, i32 1
  78   %r.0 = insertelement <4 x float> undef, float %tex.vecf.0, i32 0
  79   %r.1 = insertelement <4 x float> %r.0, float %tex.vecf.1, i32 1
  80   %tex.errf = bitcast i32 %tex.err to float
  81   %r = insertelement <4 x float> %r.1, float %tex.errf, i32 2
  82   ret <4 x float> %r
  83 }
  84
  85 declare half @llvm.amdgcn.image.sample.2d.f16.f32(i32, float, float, <8 x i32>, <4 x i32>, i1, i32, i32) #1
  86 declare {half,i32} @llvm.amdgcn.image.sample.2d.f16i32.f32(i32, float, float, <8 x i32>, <4 x i32>, i1, i32, i32) #1
  87 declare <4 x half> @llvm.amdgcn.image.sample.2d.v4f16.f32(i32, float, float, <8 x i32>, <4 x i32>, i1, i32, i32) #1
  88 declare {<2 x half>,i32} @llvm.amdgcn.image.sample.2d.v2f16i32.f32(i32, float, float, <8 x i32>, <4 x i32>, i1, i32, i32) #1
  89 declare <2 x half> @llvm.amdgcn.image.sample.c.d.1d.v2f16.f32.f32(i32, float, float, float, float, <8 x i32>, <4 x i32>, i1, i32, i32) #1
  90 declare {<2 x half>,i32} @llvm.amdgcn.image.sample.c.d.1d.v2f16i32.f32.f32(i32, float, float, float, float, <8 x i32>, <4 x i32>, i1, i32, i32) #1
  91 declare <4 x half> @llvm.amdgcn.image.sample.b.2d.v4f16.f32.f32(i32, float, float, float, <8 x i32>, <4 x i32>, i1, i32, i32) #1
  92 declare {<4 x half>,i32} @llvm.amdgcn.image.sample.b.2d.v4f16i32.f32.f32(i32, float, float, float, <8 x i32>, <4 x i32>, i1, i32, i32) #1
  93
  94 attributes #0 = { nounwind }
  95 attributes #1 = { nounwind readonly }
  96 attributes #2 = { nounwind readnone }