test/CodeGen/AMDGPU/xor3-i1-const.ll

   1 ; RUN: llc -march=amdgcn -mcpu=bonaire -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   2
   3 ; This test used to crash
   4 ; GCN-LABEL: {{^}}xor3_i1_const:
   5 ; GCN: s_xor_b64 s[{{[0-9:]+}}], s[{{[0-9:]+}}], -1
   6 ; GCN: s_xor_b64 s[{{[0-9:]+}}], s[{{[0-9:]+}}], -1
   7 define amdgpu_ps float @xor3_i1_const(float inreg %arg1, i32 inreg %arg2) {
   8 main_body:
   9   %tmp26 = fcmp nsz olt float %arg1, 0.000000e+00
  10   %tmp28 = call nsz float @llvm.amdgcn.interp.p2(float undef, float undef, i32 0, i32 0, i32 %arg2)
  11   %tmp29 = fcmp nsz olt float %arg1, 5.700000e+01
  12   %tmp31 = fcmp nsz olt float %tmp28, 0.000000e+00
  13   %.demorgan = and i1 %tmp26, %tmp29
  14   %tmp34 = xor i1 %.demorgan, true
  15   %tmp35 = and i1 %tmp31, %tmp34
  16   %tmp36 = xor i1 %tmp35, true
  17   %tmp37 = xor i1 %.demorgan, %tmp36
  18   %tmp42 = or i1 %tmp37, %tmp35
  19   %tmp43 = select i1 %tmp42, float 1.000000e+00, float 0.000000e+00
  20   ret float %tmp43
  21 }
  22
  23 declare float @llvm.amdgcn.interp.p2(float, float, i32, i32, i32)