test/CodeGen/AMDGPU/undefined-physreg-sgpr-spill.mir

   1 # RUN: llc -mtriple=amdgcn--amdhsa -mcpu=gfx900 -run-pass si-optimize-exec-masking -verify-machineinstrs -o -  %s | FileCheck %s
   2 --- |
   3   define amdgpu_kernel void @undefined_physreg_sgpr_spill() #0 {
   4     unreachable
   5   }
   6
   7   define amdgpu_kernel void @undefined_physreg_sgpr_spill_reorder() #0 {
   8     unreachable
   9   }
  10
  11   attributes #0 = { nounwind "amdgpu-num-sgpr"="16" }
  12
  13 ...
  14 ---
  15
  16 # copy + s_and_b64 was turned into saveexec, deleting the copy,
  17 # leaving a spill of the undefined register.
  18
  19 # CHECK-LABEL: name: undefined_physreg_sgpr_spill
  20 # CHECK: %sgpr0_sgpr1 = COPY %exec, implicit-def %exec
  21 # CHECK-NEXT: SI_SPILL_S64_SAVE %sgpr0_sgpr1,
  22 # CHECK-NEXT: %sgpr2_sgpr3 = S_AND_B64 killed %sgpr0_sgpr1, killed %vcc, implicit-def dead %scc
  23 # CHECK: %exec = COPY killed %sgpr2_sgpr3
  24 name:            undefined_physreg_sgpr_spill
  25 alignment:       0
  26 exposesReturnsTwice: false
  27 legalized:       false
  28 regBankSelected: false
  29 selected:        false
  30 tracksRegLiveness: true
  31 registers:
  32 liveins:
  33   - { reg: '%vgpr0', virtual-reg: '' }
  34   - { reg: '%sgpr4_sgpr5', virtual-reg: '' }
  35 stack:
  36   - { id: 0, name: '', type: spill-slot, offset: 0, size: 8, alignment: 4,
  37       stack-id: 1, callee-saved-register: '', callee-saved-restored: true,
  38       di-variable: '', di-expression: '', di-location: '' }
  39 constants:
  40 body:             |
  41   bb.0:
  42     successors: %bb.1, %bb.2
  43     liveins: %vgpr0, %sgpr4_sgpr5
  44
  45     %vgpr1_vgpr2 = COPY killed %sgpr4_sgpr5, implicit %exec
  46     %vgpr1 = GLOBAL_LOAD_UBYTE killed %vgpr1_vgpr2, 0, 0, 0, implicit %exec :: (non-temporal dereferenceable invariant load 1 from `i1 addrspace(2)* undef`)
  47     %vcc = V_CMP_NE_U32_e64 0, %vgpr0, implicit %exec
  48     %sgpr0_sgpr1 = V_CMP_EQ_U32_e64 1, killed %vgpr1, implicit %exec
  49     %vgpr1 = V_CNDMASK_B32_e64 0, -1, killed %sgpr0_sgpr1, implicit %exec
  50     %sgpr0_sgpr1 = COPY %exec, implicit-def %exec
  51     SI_SPILL_S64_SAVE %sgpr0_sgpr1, %stack.0, implicit %exec, implicit %sgpr8_sgpr9_sgpr10_sgpr11, implicit %sgpr13, implicit-def dead %m0 :: (store 8 into %stack.0, align 4)
  52     %sgpr2_sgpr3 = S_AND_B64 killed %sgpr0_sgpr1, killed %vcc, implicit-def dead %scc
  53     %exec = S_MOV_B64_term killed %sgpr2_sgpr3
  54     SI_MASK_BRANCH %bb.2, implicit %exec
  55     S_BRANCH %bb.1
  56
  57   bb.1:
  58     successors: %bb.3(0x80000000)
  59     liveins: %vgpr0, %vgpr1
  60
  61     %sgpr2_sgpr3 = S_MOV_B64 0
  62     %vgpr2 = V_MOV_B32_e32 0, implicit %exec
  63     %sgpr4_sgpr5 = IMPLICIT_DEF
  64     S_BRANCH %bb.3
  65
  66   bb.2:
  67     successors:
  68
  69     %sgpr0_sgpr1 = SI_SPILL_S64_RESTORE %stack.0, implicit %exec, implicit %sgpr8_sgpr9_sgpr10_sgpr11, implicit %sgpr13, implicit-def dead %m0 :: (load 8 from %stack.0, align 4)
  70     %exec = S_OR_B64 %exec, killed %sgpr0_sgpr1, implicit-def %scc
  71
  72   bb.3:
  73     liveins: %vgpr0, %vgpr1, %vgpr2, %sgpr2_sgpr3, %sgpr4_sgpr5
  74
  75     %vcc = COPY %vgpr1
  76     S_ENDPGM
  77
  78 ...
  79 ---
  80
  81 # Move spill to after future save instruction
  82 # CHECK-LABEL: {{^}}name: undefined_physreg_sgpr_spill_reorder
  83 # CHECK: %sgpr0_sgpr1 = COPY %exec, implicit-def %exec
  84 # CHECK: %sgpr2_sgpr3 = S_AND_B64 %sgpr0_sgpr1, killed %vcc, implicit-def dead %scc
  85 # CHECK: SI_SPILL_S64_SAVE killed %sgpr0_sgpr1, %stack.0, implicit %exec, implicit %sgpr8_sgpr9_sgpr10_sgpr11, implicit %sgpr13, implicit-def dead %m0 :: (store 8 into %stack.0, align 4)
  86 # CHECK: %exec = COPY killed %sgpr2_sgpr3
  87 name:            undefined_physreg_sgpr_spill_reorder
  88 alignment:       0
  89 exposesReturnsTwice: false
  90 legalized:       false
  91 regBankSelected: false
  92 selected:        false
  93 tracksRegLiveness: true
  94 registers:
  95 liveins:
  96   - { reg: '%vgpr0', virtual-reg: '' }
  97   - { reg: '%sgpr4_sgpr5', virtual-reg: '' }
  98 stack:
  99   - { id: 0, name: '', type: spill-slot, offset: 0, size: 8, alignment: 4,
 100       stack-id: 1, callee-saved-register: '', callee-saved-restored: true,
 101       di-variable: '', di-expression: '', di-location: '' }
 102 constants:
 103 body:             |
 104   bb.0:
 105     successors: %bb.1, %bb.2
 106     liveins: %vgpr0, %sgpr4_sgpr5
 107
 108     %vgpr1_vgpr2 = COPY killed %sgpr4_sgpr5, implicit %exec
 109     %vgpr1 = GLOBAL_LOAD_UBYTE killed %vgpr1_vgpr2, 0, 0, 0, implicit %exec :: (non-temporal dereferenceable invariant load 1 from `i1 addrspace(2)* undef`)
 110     %vcc = V_CMP_NE_U32_e64 0, %vgpr0, implicit %exec
 111     %sgpr0_sgpr1 = V_CMP_EQ_U32_e64 1, killed %vgpr1, implicit %exec
 112     %vgpr1 = V_CNDMASK_B32_e64 0, -1, killed %sgpr0_sgpr1, implicit %exec
 113     %sgpr0_sgpr1 = COPY %exec, implicit-def %exec
 114     %sgpr2_sgpr3 = S_AND_B64 %sgpr0_sgpr1, killed %vcc, implicit-def dead %scc
 115     SI_SPILL_S64_SAVE killed %sgpr0_sgpr1, %stack.0, implicit %exec, implicit %sgpr8_sgpr9_sgpr10_sgpr11, implicit %sgpr13, implicit-def dead %m0 :: (store 8 into %stack.0, align 4)
 116     %exec = S_MOV_B64_term killed %sgpr2_sgpr3
 117     SI_MASK_BRANCH %bb.2, implicit %exec
 118     S_BRANCH %bb.1
 119
 120   bb.1:
 121     successors: %bb.3(0x80000000)
 122     liveins: %vgpr0, %vgpr1
 123
 124     %sgpr2_sgpr3 = S_MOV_B64 0
 125     %vgpr2 = V_MOV_B32_e32 0, implicit %exec
 126     %sgpr4_sgpr5 = IMPLICIT_DEF
 127     S_BRANCH %bb.3
 128
 129   bb.2:
 130     successors:
 131
 132     %sgpr0_sgpr1 = SI_SPILL_S64_RESTORE %stack.0, implicit %exec, implicit %sgpr8_sgpr9_sgpr10_sgpr11, implicit %sgpr13, implicit-def dead %m0 :: (load 8 from %stack.0, align 4)
 133     %exec = S_OR_B64 %exec, killed %sgpr0_sgpr1, implicit-def %scc
 134
 135   bb.3:
 136     liveins: %vgpr0, %vgpr1, %vgpr2, %sgpr2_sgpr3, %sgpr4_sgpr5
 137
 138     %vcc = COPY %vgpr1
 139     S_ENDPGM
 140
 141 ...