test/CodeGen/PowerPC/testComparesllgesi.ll

   1 ; RUN: llc -verify-machineinstrs -mtriple=powerpc64-unknown-linux-gnu -O2 \
   2 ; RUN:   -ppc-gpr-icmps=all -ppc-asm-full-reg-names -mcpu=pwr8 < %s | FileCheck %s \
   3 ; RUN:  --implicit-check-not cmpw --implicit-check-not cmpd --implicit-check-not cmpl
   4 ; RUN: llc -verify-machineinstrs -mtriple=powerpc64le-unknown-linux-gnu -O2 \
   5 ; RUN:   -ppc-gpr-icmps=all -ppc-asm-full-reg-names -mcpu=pwr8 < %s | FileCheck %s \
   6 ; RUN:  --implicit-check-not cmpw --implicit-check-not cmpd --implicit-check-not cmpl
   7 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   8 @glob = common local_unnamed_addr global i32 0, align 4
   9
  10 define i64 @test_llgesi(i32 signext %a, i32 signext %b) {
  11 ; CHECK-LABEL: test_llgesi:
  12 ; CHECK:       # BB#0: # %entry
  13 ; CHECK-NEXT:    sub r3, r3, r4
  14 ; CHECK-NEXT:    rldicl r3, r3, 1, 63
  15 ; CHECK-NEXT:    xori r3, r3, 1
  16 ; CHECK-NEXT:    blr
  17 entry:
  18   %cmp = icmp sge i32 %a, %b
  19   %conv1 = zext i1 %cmp to i64
  20   ret i64 %conv1
  21 }
  22
  23 define i64 @test_llgesi_sext(i32 signext %a, i32 signext %b) {
  24 ; CHECK-LABEL: test_llgesi_sext:
  25 ; CHECK:       # BB#0: # %entry
  26 ; CHECK-NEXT:    sub r3, r3, r4
  27 ; CHECK-NEXT:    rldicl r3, r3, 1, 63
  28 ; CHECK-NEXT:    addi r3, r3, -1
  29 ; CHECK-NEXT:    blr
  30 entry:
  31   %cmp = icmp sge i32 %a, %b
  32   %conv1 = sext i1 %cmp to i64
  33   ret i64 %conv1
  34 }
  35
  36 define void @test_llgesi_store(i32 signext %a, i32 signext %b) {
  37 ; CHECK-LABEL: test_llgesi_store:
  38 ; CHECK:       # BB#0: # %entry
  39 ; CHECK-NEXT:    addis r5, r2, .LC0@toc@ha
  40 ; CHECK-NEXT:    sub r3, r3, r4
  41 ; CHECK-NEXT:    ld r12, .LC0@toc@l(r5)
  42 ; CHECK-NEXT:    rldicl r3, r3, 1, 63
  43 ; CHECK-NEXT:    xori r3, r3, 1
  44 ; CHECK-NEXT:    stw r3, 0(r12)
  45 ; CHECK-NEXT:    blr
  46 entry:
  47   %cmp = icmp sge i32 %a, %b
  48   %conv = zext i1 %cmp to i32
  49   store i32 %conv, i32* @glob, align 4
  50   ret void
  51 }
  52
  53 define void @test_llgesi_sext_store(i32 signext %a, i32 signext %b) {
  54 ; CHECK-LABEL: test_llgesi_sext_store:
  55 ; CHECK:       # BB#0: # %entry
  56 ; CHECK-NEXT:    addis r5, r2, .LC0@toc@ha
  57 ; CHECK-NEXT:    sub r3, r3, r4
  58 ; CHECK-NEXT:    ld r12, .LC0@toc@l(r5)
  59 ; CHECK-NEXT:    rldicl r3, r3, 1, 63
  60 ; CHECK-NEXT:    addi r3, r3, -1
  61 ; CHECK-NEXT:    stw r3, 0(r12)
  62 ; CHECK-NEXT:    blr
  63 entry:
  64   %cmp = icmp sge i32 %a, %b
  65   %sub = sext i1 %cmp to i32
  66   store i32 %sub, i32* @glob, align 4
  67   ret void
  68 }