test/CodeGen/X86/vec_cast2.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i386-apple-darwin10 -mattr=+avx | FileCheck %s
   3
   4 define <8 x float> @cvt_v8i8_v8f32(<8 x i8> %src) {
   5 ; CHECK-LABEL: cvt_v8i8_v8f32:
   6 ; CHECK:       ## %bb.0:
   7 ; CHECK-NEXT:    vpmovsxbd %xmm0, %xmm1
   8 ; CHECK-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
   9 ; CHECK-NEXT:    vpmovsxbd %xmm0, %xmm0
  10 ; CHECK-NEXT:    vinsertf128 $1, %xmm0, %ymm1, %ymm0
  11 ; CHECK-NEXT:    vcvtdq2ps %ymm0, %ymm0
  12 ; CHECK-NEXT:    retl
  13   %res = sitofp <8 x i8> %src to <8 x float>
  14   ret <8 x float> %res
  15 }
  16
  17 define <8 x float> @cvt_v8i16_v8f32(<8 x i16> %src) {
  18 ; CHECK-LABEL: cvt_v8i16_v8f32:
  19 ; CHECK:       ## %bb.0:
  20 ; CHECK-NEXT:    vpmovsxwd %xmm0, %xmm1
  21 ; CHECK-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
  22 ; CHECK-NEXT:    vpmovsxwd %xmm0, %xmm0
  23 ; CHECK-NEXT:    vinsertf128 $1, %xmm0, %ymm1, %ymm0
  24 ; CHECK-NEXT:    vcvtdq2ps %ymm0, %ymm0
  25 ; CHECK-NEXT:    retl
  26   %res = sitofp <8 x i16> %src to <8 x float>
  27   ret <8 x float> %res
  28 }
  29
  30 define <4 x float> @cvt_v4i8_v4f32(<4 x i8> %src) {
  31 ; CHECK-LABEL: cvt_v4i8_v4f32:
  32 ; CHECK:       ## %bb.0:
  33 ; CHECK-NEXT:    vpmovsxbd %xmm0, %xmm0
  34 ; CHECK-NEXT:    vcvtdq2ps %xmm0, %xmm0
  35 ; CHECK-NEXT:    retl
  36   %res = sitofp <4 x i8> %src to <4 x float>
  37   ret <4 x float> %res
  38 }
  39
  40 define <4 x float> @cvt_v4i16_v4f32(<4 x i16> %src) {
  41 ; CHECK-LABEL: cvt_v4i16_v4f32:
  42 ; CHECK:       ## %bb.0:
  43 ; CHECK-NEXT:    vpmovsxwd %xmm0, %xmm0
  44 ; CHECK-NEXT:    vcvtdq2ps %xmm0, %xmm0
  45 ; CHECK-NEXT:    retl
  46   %res = sitofp <4 x i16> %src to <4 x float>
  47   ret <4 x float> %res
  48 }
  49
  50 define <8 x float> @cvt_v8u8_v8f32(<8 x i8> %src) {
  51 ; CHECK-LABEL: cvt_v8u8_v8f32:
  52 ; CHECK:       ## %bb.0:
  53 ; CHECK-NEXT:    vpmovzxbd {{.*#+}} xmm1 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
  54 ; CHECK-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
  55 ; CHECK-NEXT:    vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
  56 ; CHECK-NEXT:    vinsertf128 $1, %xmm0, %ymm1, %ymm0
  57 ; CHECK-NEXT:    vcvtdq2ps %ymm0, %ymm0
  58 ; CHECK-NEXT:    retl
  59   %res = uitofp <8 x i8> %src to <8 x float>
  60   ret <8 x float> %res
  61 }
  62
  63 define <8 x float> @cvt_v8u16_v8f32(<8 x i16> %src) {
  64 ; CHECK-LABEL: cvt_v8u16_v8f32:
  65 ; CHECK:       ## %bb.0:
  66 ; CHECK-NEXT:    vpxor %xmm1, %xmm1, %xmm1
  67 ; CHECK-NEXT:    vpunpckhwd {{.*#+}} xmm1 = xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
  68 ; CHECK-NEXT:    vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
  69 ; CHECK-NEXT:    vinsertf128 $1, %xmm1, %ymm0, %ymm0
  70 ; CHECK-NEXT:    vcvtdq2ps %ymm0, %ymm0
  71 ; CHECK-NEXT:    retl
  72   %res = uitofp <8 x i16> %src to <8 x float>
  73   ret <8 x float> %res
  74 }
  75
  76 define <4 x float> @cvt_v4u8_v4f32(<4 x i8> %src) {
  77 ; CHECK-LABEL: cvt_v4u8_v4f32:
  78 ; CHECK:       ## %bb.0:
  79 ; CHECK-NEXT:    vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
  80 ; CHECK-NEXT:    vcvtdq2ps %xmm0, %xmm0
  81 ; CHECK-NEXT:    retl
  82   %res = uitofp <4 x i8> %src to <4 x float>
  83   ret <4 x float> %res
  84 }
  85
  86 define <4 x float> @cvt_v4u16_v4f32(<4 x i16> %src) {
  87 ; CHECK-LABEL: cvt_v4u16_v4f32:
  88 ; CHECK:       ## %bb.0:
  89 ; CHECK-NEXT:    vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
  90 ; CHECK-NEXT:    vcvtdq2ps %xmm0, %xmm0
  91 ; CHECK-NEXT:    retl
  92   %res = uitofp <4 x i16> %src to <4 x float>
  93   ret <4 x float> %res
  94 }
  95
  96 define <8 x i8> @cvt_v8f32_v8i8(<8 x float> %src) {
  97 ; CHECK-LABEL: cvt_v8f32_v8i8:
  98 ; CHECK:       ## %bb.0:
  99 ; CHECK-NEXT:    vcvttps2dq %ymm0, %ymm0
 100 ; CHECK-NEXT:    vextractf128 $1, %ymm0, %xmm1
 101 ; CHECK-NEXT:    vpackssdw %xmm1, %xmm0, %xmm0
 102 ; CHECK-NEXT:    vpacksswb %xmm0, %xmm0, %xmm0
 103 ; CHECK-NEXT:    vzeroupper
 104 ; CHECK-NEXT:    retl
 105   %res = fptosi <8 x float> %src to <8 x i8>
 106   ret <8 x i8> %res
 107 }
 108
 109 define <8 x i16> @cvt_v8f32_v8i16(<8 x float> %src) {
 110 ; CHECK-LABEL: cvt_v8f32_v8i16:
 111 ; CHECK:       ## %bb.0:
 112 ; CHECK-NEXT:    vcvttps2dq %ymm0, %ymm0
 113 ; CHECK-NEXT:    vextractf128 $1, %ymm0, %xmm1
 114 ; CHECK-NEXT:    vpackssdw %xmm1, %xmm0, %xmm0
 115 ; CHECK-NEXT:    vzeroupper
 116 ; CHECK-NEXT:    retl
 117   %res = fptosi <8 x float> %src to <8 x i16>
 118   ret <8 x i16> %res
 119 }
 120
 121 define <4 x i8> @cvt_v4f32_v4i8(<4 x float> %src) {
 122 ; CHECK-LABEL: cvt_v4f32_v4i8:
 123 ; CHECK:       ## %bb.0:
 124 ; CHECK-NEXT:    vcvttps2dq %xmm0, %xmm0
 125 ; CHECK-NEXT:    vpshufb {{.*#+}} xmm0 = xmm0[0,4,8,12,u,u,u,u,u,u,u,u,u,u,u,u]
 126 ; CHECK-NEXT:    retl
 127   %res = fptosi <4 x float> %src to <4 x i8>
 128   ret <4 x i8> %res
 129 }
 130
 131 define <4 x i16> @cvt_v4f32_v4i16(<4 x float> %src) {
 132 ; CHECK-LABEL: cvt_v4f32_v4i16:
 133 ; CHECK:       ## %bb.0:
 134 ; CHECK-NEXT:    vcvttps2dq %xmm0, %xmm0
 135 ; CHECK-NEXT:    vpackssdw %xmm0, %xmm0, %xmm0
 136 ; CHECK-NEXT:    retl
 137   %res = fptosi <4 x float> %src to <4 x i16>
 138   ret <4 x i16> %res
 139 }
 140
 141 define <8 x i8> @cvt_v8f32_v8u8(<8 x float> %src) {
 142 ; CHECK-LABEL: cvt_v8f32_v8u8:
 143 ; CHECK:       ## %bb.0:
 144 ; CHECK-NEXT:    vcvttps2dq %ymm0, %ymm0
 145 ; CHECK-NEXT:    vextractf128 $1, %ymm0, %xmm1
 146 ; CHECK-NEXT:    vpackssdw %xmm1, %xmm0, %xmm0
 147 ; CHECK-NEXT:    vpackuswb %xmm0, %xmm0, %xmm0
 148 ; CHECK-NEXT:    vzeroupper
 149 ; CHECK-NEXT:    retl
 150   %res = fptoui <8 x float> %src to <8 x i8>
 151   ret <8 x i8> %res
 152 }
 153
 154 define <8 x i16> @cvt_v8f32_v8u16(<8 x float> %src) {
 155 ; CHECK-LABEL: cvt_v8f32_v8u16:
 156 ; CHECK:       ## %bb.0:
 157 ; CHECK-NEXT:    vcvttps2dq %ymm0, %ymm0
 158 ; CHECK-NEXT:    vextractf128 $1, %ymm0, %xmm1
 159 ; CHECK-NEXT:    vpackusdw %xmm1, %xmm0, %xmm0
 160 ; CHECK-NEXT:    vzeroupper
 161 ; CHECK-NEXT:    retl
 162   %res = fptoui <8 x float> %src to <8 x i16>
 163   ret <8 x i16> %res
 164 }
 165
 166 define <4 x i8> @cvt_v4f32_v4u8(<4 x float> %src) {
 167 ; CHECK-LABEL: cvt_v4f32_v4u8:
 168 ; CHECK:       ## %bb.0:
 169 ; CHECK-NEXT:    vcvttps2dq %xmm0, %xmm0
 170 ; CHECK-NEXT:    vpshufb {{.*#+}} xmm0 = xmm0[0,4,8,12,u,u,u,u,u,u,u,u,u,u,u,u]
 171 ; CHECK-NEXT:    retl
 172   %res = fptoui <4 x float> %src to <4 x i8>
 173   ret <4 x i8> %res
 174 }
 175
 176 define <4 x i16> @cvt_v4f32_v4u16(<4 x float> %src) {
 177 ; CHECK-LABEL: cvt_v4f32_v4u16:
 178 ; CHECK:       ## %bb.0:
 179 ; CHECK-NEXT:    vcvttps2dq %xmm0, %xmm0
 180 ; CHECK-NEXT:    vpackusdw %xmm0, %xmm0, %xmm0
 181 ; CHECK-NEXT:    retl
 182   %res = fptoui <4 x float> %src to <4 x i16>
 183   ret <4 x i16> %res
 184 }
 185