test/CodeGen/X86/vec_minmax_uint.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE2
   3 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse4.1 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse4.2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE42
   5 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX1
   6 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx2 | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX2
   7 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx512f | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX512 --check-prefix=AVX512F
   8 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx512bw | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX512 --check-prefix=AVX512BW
   9
  10 ;
  11 ; Unsigned Maximum (GT)
  12 ;
  13
  14 define <2 x i64> @max_gt_v2i64(<2 x i64> %a, <2 x i64> %b) {
  15 ; SSE2-LABEL: max_gt_v2i64:
  16 ; SSE2:       # %bb.0:
  17 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [9223372039002259456,9223372039002259456]
  18 ; SSE2-NEXT:    movdqa %xmm1, %xmm3
  19 ; SSE2-NEXT:    pxor %xmm2, %xmm3
  20 ; SSE2-NEXT:    pxor %xmm0, %xmm2
  21 ; SSE2-NEXT:    movdqa %xmm2, %xmm4
  22 ; SSE2-NEXT:    pcmpgtd %xmm3, %xmm4
  23 ; SSE2-NEXT:    pshufd {{.*#+}} xmm5 = xmm4[0,0,2,2]
  24 ; SSE2-NEXT:    pcmpeqd %xmm3, %xmm2
  25 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm2[1,1,3,3]
  26 ; SSE2-NEXT:    pand %xmm5, %xmm2
  27 ; SSE2-NEXT:    pshufd {{.*#+}} xmm3 = xmm4[1,1,3,3]
  28 ; SSE2-NEXT:    por %xmm2, %xmm3
  29 ; SSE2-NEXT:    pand %xmm3, %xmm0
  30 ; SSE2-NEXT:    pandn %xmm1, %xmm3
  31 ; SSE2-NEXT:    por %xmm3, %xmm0
  32 ; SSE2-NEXT:    retq
  33 ;
  34 ; SSE41-LABEL: max_gt_v2i64:
  35 ; SSE41:       # %bb.0:
  36 ; SSE41-NEXT:    movdqa %xmm0, %xmm2
  37 ; SSE41-NEXT:    movdqa {{.*#+}} xmm3 = [9223372039002259456,9223372039002259456]
  38 ; SSE41-NEXT:    movdqa %xmm1, %xmm0
  39 ; SSE41-NEXT:    pxor %xmm3, %xmm0
  40 ; SSE41-NEXT:    pxor %xmm2, %xmm3
  41 ; SSE41-NEXT:    movdqa %xmm3, %xmm4
  42 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm4
  43 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm3
  44 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[0,0,2,2]
  45 ; SSE41-NEXT:    pand %xmm4, %xmm0
  46 ; SSE41-NEXT:    por %xmm3, %xmm0
  47 ; SSE41-NEXT:    blendvpd %xmm0, %xmm2, %xmm1
  48 ; SSE41-NEXT:    movapd %xmm1, %xmm0
  49 ; SSE41-NEXT:    retq
  50 ;
  51 ; SSE42-LABEL: max_gt_v2i64:
  52 ; SSE42:       # %bb.0:
  53 ; SSE42-NEXT:    movdqa %xmm0, %xmm2
  54 ; SSE42-NEXT:    movdqa {{.*#+}} xmm0 = [9223372036854775808,9223372036854775808]
  55 ; SSE42-NEXT:    movdqa %xmm1, %xmm3
  56 ; SSE42-NEXT:    pxor %xmm0, %xmm3
  57 ; SSE42-NEXT:    pxor %xmm2, %xmm0
  58 ; SSE42-NEXT:    pcmpgtq %xmm3, %xmm0
  59 ; SSE42-NEXT:    blendvpd %xmm0, %xmm2, %xmm1
  60 ; SSE42-NEXT:    movapd %xmm1, %xmm0
  61 ; SSE42-NEXT:    retq
  62 ;
  63 ; AVX1-LABEL: max_gt_v2i64:
  64 ; AVX1:       # %bb.0:
  65 ; AVX1-NEXT:    vmovdqa {{.*#+}} xmm2 = [9223372036854775808,9223372036854775808]
  66 ; AVX1-NEXT:    vpxor %xmm2, %xmm1, %xmm3
  67 ; AVX1-NEXT:    vpxor %xmm2, %xmm0, %xmm2
  68 ; AVX1-NEXT:    vpcmpgtq %xmm3, %xmm2, %xmm2
  69 ; AVX1-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
  70 ; AVX1-NEXT:    retq
  71 ;
  72 ; AVX2-LABEL: max_gt_v2i64:
  73 ; AVX2:       # %bb.0:
  74 ; AVX2-NEXT:    vmovdqa {{.*#+}} xmm2 = [9223372036854775808,9223372036854775808]
  75 ; AVX2-NEXT:    vpxor %xmm2, %xmm1, %xmm3
  76 ; AVX2-NEXT:    vpxor %xmm2, %xmm0, %xmm2
  77 ; AVX2-NEXT:    vpcmpgtq %xmm3, %xmm2, %xmm2
  78 ; AVX2-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
  79 ; AVX2-NEXT:    retq
  80 ;
  81 ; AVX512-LABEL: max_gt_v2i64:
  82 ; AVX512:       # %bb.0:
  83 ; AVX512-NEXT:    # kill: def $xmm1 killed $xmm1 def $zmm1
  84 ; AVX512-NEXT:    # kill: def $xmm0 killed $xmm0 def $zmm0
  85 ; AVX512-NEXT:    vpmaxuq %zmm1, %zmm0, %zmm0
  86 ; AVX512-NEXT:    # kill: def $xmm0 killed $xmm0 killed $zmm0
  87 ; AVX512-NEXT:    vzeroupper
  88 ; AVX512-NEXT:    retq
  89   %1 = icmp ugt <2 x i64> %a, %b
  90   %2 = select <2 x i1> %1, <2 x i64> %a, <2 x i64> %b
  91   ret <2 x i64> %2
  92 }
  93
  94 define <4 x i64> @max_gt_v4i64(<4 x i64> %a, <4 x i64> %b) {
  95 ; SSE2-LABEL: max_gt_v4i64:
  96 ; SSE2:       # %bb.0:
  97 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [9223372039002259456,9223372039002259456]
  98 ; SSE2-NEXT:    movdqa %xmm2, %xmm5
  99 ; SSE2-NEXT:    pxor %xmm4, %xmm5
 100 ; SSE2-NEXT:    movdqa %xmm0, %xmm6
 101 ; SSE2-NEXT:    pxor %xmm4, %xmm6
 102 ; SSE2-NEXT:    movdqa %xmm6, %xmm7
 103 ; SSE2-NEXT:    pcmpgtd %xmm5, %xmm7
 104 ; SSE2-NEXT:    pshufd {{.*#+}} xmm8 = xmm7[0,0,2,2]
 105 ; SSE2-NEXT:    pcmpeqd %xmm5, %xmm6
 106 ; SSE2-NEXT:    pshufd {{.*#+}} xmm5 = xmm6[1,1,3,3]
 107 ; SSE2-NEXT:    pand %xmm8, %xmm5
 108 ; SSE2-NEXT:    pshufd {{.*#+}} xmm6 = xmm7[1,1,3,3]
 109 ; SSE2-NEXT:    por %xmm5, %xmm6
 110 ; SSE2-NEXT:    pand %xmm6, %xmm0
 111 ; SSE2-NEXT:    pandn %xmm2, %xmm6
 112 ; SSE2-NEXT:    por %xmm6, %xmm0
 113 ; SSE2-NEXT:    movdqa %xmm3, %xmm2
 114 ; SSE2-NEXT:    pxor %xmm4, %xmm2
 115 ; SSE2-NEXT:    pxor %xmm1, %xmm4
 116 ; SSE2-NEXT:    movdqa %xmm4, %xmm5
 117 ; SSE2-NEXT:    pcmpgtd %xmm2, %xmm5
 118 ; SSE2-NEXT:    pshufd {{.*#+}} xmm6 = xmm5[0,0,2,2]
 119 ; SSE2-NEXT:    pcmpeqd %xmm2, %xmm4
 120 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm4[1,1,3,3]
 121 ; SSE2-NEXT:    pand %xmm6, %xmm2
 122 ; SSE2-NEXT:    pshufd {{.*#+}} xmm4 = xmm5[1,1,3,3]
 123 ; SSE2-NEXT:    por %xmm2, %xmm4
 124 ; SSE2-NEXT:    pand %xmm4, %xmm1
 125 ; SSE2-NEXT:    pandn %xmm3, %xmm4
 126 ; SSE2-NEXT:    por %xmm4, %xmm1
 127 ; SSE2-NEXT:    retq
 128 ;
 129 ; SSE41-LABEL: max_gt_v4i64:
 130 ; SSE41:       # %bb.0:
 131 ; SSE41-NEXT:    movdqa %xmm0, %xmm4
 132 ; SSE41-NEXT:    movdqa {{.*#+}} xmm5 = [9223372039002259456,9223372039002259456]
 133 ; SSE41-NEXT:    movdqa %xmm2, %xmm6
 134 ; SSE41-NEXT:    pxor %xmm5, %xmm6
 135 ; SSE41-NEXT:    movdqa %xmm0, %xmm7
 136 ; SSE41-NEXT:    pxor %xmm5, %xmm7
 137 ; SSE41-NEXT:    movdqa %xmm7, %xmm0
 138 ; SSE41-NEXT:    pcmpeqd %xmm6, %xmm0
 139 ; SSE41-NEXT:    pcmpgtd %xmm6, %xmm7
 140 ; SSE41-NEXT:    pshufd {{.*#+}} xmm6 = xmm7[0,0,2,2]
 141 ; SSE41-NEXT:    pand %xmm6, %xmm0
 142 ; SSE41-NEXT:    por %xmm7, %xmm0
 143 ; SSE41-NEXT:    blendvpd %xmm0, %xmm4, %xmm2
 144 ; SSE41-NEXT:    movdqa %xmm3, %xmm0
 145 ; SSE41-NEXT:    pxor %xmm5, %xmm0
 146 ; SSE41-NEXT:    pxor %xmm1, %xmm5
 147 ; SSE41-NEXT:    movdqa %xmm5, %xmm4
 148 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm4
 149 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm5
 150 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm5[0,0,2,2]
 151 ; SSE41-NEXT:    pand %xmm4, %xmm0
 152 ; SSE41-NEXT:    por %xmm5, %xmm0
 153 ; SSE41-NEXT:    blendvpd %xmm0, %xmm1, %xmm3
 154 ; SSE41-NEXT:    movapd %xmm2, %xmm0
 155 ; SSE41-NEXT:    movapd %xmm3, %xmm1
 156 ; SSE41-NEXT:    retq
 157 ;
 158 ; SSE42-LABEL: max_gt_v4i64:
 159 ; SSE42:       # %bb.0:
 160 ; SSE42-NEXT:    movdqa %xmm0, %xmm4
 161 ; SSE42-NEXT:    movdqa {{.*#+}} xmm5 = [9223372036854775808,9223372036854775808]
 162 ; SSE42-NEXT:    movdqa %xmm2, %xmm6
 163 ; SSE42-NEXT:    pxor %xmm5, %xmm6
 164 ; SSE42-NEXT:    pxor %xmm5, %xmm0
 165 ; SSE42-NEXT:    pcmpgtq %xmm6, %xmm0
 166 ; SSE42-NEXT:    blendvpd %xmm0, %xmm4, %xmm2
 167 ; SSE42-NEXT:    movdqa %xmm3, %xmm0
 168 ; SSE42-NEXT:    pxor %xmm5, %xmm0
 169 ; SSE42-NEXT:    pxor %xmm1, %xmm5
 170 ; SSE42-NEXT:    pcmpgtq %xmm0, %xmm5
 171 ; SSE42-NEXT:    movdqa %xmm5, %xmm0
 172 ; SSE42-NEXT:    blendvpd %xmm0, %xmm1, %xmm3
 173 ; SSE42-NEXT:    movapd %xmm2, %xmm0
 174 ; SSE42-NEXT:    movapd %xmm3, %xmm1
 175 ; SSE42-NEXT:    retq
 176 ;
 177 ; AVX1-LABEL: max_gt_v4i64:
 178 ; AVX1:       # %bb.0:
 179 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
 180 ; AVX1-NEXT:    vmovdqa {{.*#+}} xmm3 = [9223372036854775808,9223372036854775808]
 181 ; AVX1-NEXT:    vpxor %xmm3, %xmm2, %xmm2
 182 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm4
 183 ; AVX1-NEXT:    vpxor %xmm3, %xmm4, %xmm4
 184 ; AVX1-NEXT:    vpcmpgtq %xmm2, %xmm4, %xmm2
 185 ; AVX1-NEXT:    vpxor %xmm3, %xmm1, %xmm4
 186 ; AVX1-NEXT:    vpxor %xmm3, %xmm0, %xmm3
 187 ; AVX1-NEXT:    vpcmpgtq %xmm4, %xmm3, %xmm3
 188 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm3, %ymm2
 189 ; AVX1-NEXT:    vblendvpd %ymm2, %ymm0, %ymm1, %ymm0
 190 ; AVX1-NEXT:    retq
 191 ;
 192 ; AVX2-LABEL: max_gt_v4i64:
 193 ; AVX2:       # %bb.0:
 194 ; AVX2-NEXT:    vpbroadcastq {{.*#+}} ymm2 = [9223372036854775808,9223372036854775808,9223372036854775808,9223372036854775808]
 195 ; AVX2-NEXT:    vpxor %ymm2, %ymm1, %ymm3
 196 ; AVX2-NEXT:    vpxor %ymm2, %ymm0, %ymm2
 197 ; AVX2-NEXT:    vpcmpgtq %ymm3, %ymm2, %ymm2
 198 ; AVX2-NEXT:    vblendvpd %ymm2, %ymm0, %ymm1, %ymm0
 199 ; AVX2-NEXT:    retq
 200 ;
 201 ; AVX512-LABEL: max_gt_v4i64:
 202 ; AVX512:       # %bb.0:
 203 ; AVX512-NEXT:    # kill: def $ymm1 killed $ymm1 def $zmm1
 204 ; AVX512-NEXT:    # kill: def $ymm0 killed $ymm0 def $zmm0
 205 ; AVX512-NEXT:    vpmaxuq %zmm1, %zmm0, %zmm0
 206 ; AVX512-NEXT:    # kill: def $ymm0 killed $ymm0 killed $zmm0
 207 ; AVX512-NEXT:    retq
 208   %1 = icmp ugt <4 x i64> %a, %b
 209   %2 = select <4 x i1> %1, <4 x i64> %a, <4 x i64> %b
 210   ret <4 x i64> %2
 211 }
 212
 213 define <4 x i32> @max_gt_v4i32(<4 x i32> %a, <4 x i32> %b) {
 214 ; SSE2-LABEL: max_gt_v4i32:
 215 ; SSE2:       # %bb.0:
 216 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [2147483648,2147483648,2147483648,2147483648]
 217 ; SSE2-NEXT:    movdqa %xmm1, %xmm3
 218 ; SSE2-NEXT:    pxor %xmm2, %xmm3
 219 ; SSE2-NEXT:    pxor %xmm0, %xmm2
 220 ; SSE2-NEXT:    pcmpgtd %xmm3, %xmm2
 221 ; SSE2-NEXT:    pand %xmm2, %xmm0
 222 ; SSE2-NEXT:    pandn %xmm1, %xmm2
 223 ; SSE2-NEXT:    por %xmm2, %xmm0
 224 ; SSE2-NEXT:    retq
 225 ;
 226 ; SSE41-LABEL: max_gt_v4i32:
 227 ; SSE41:       # %bb.0:
 228 ; SSE41-NEXT:    pmaxud %xmm1, %xmm0
 229 ; SSE41-NEXT:    retq
 230 ;
 231 ; SSE42-LABEL: max_gt_v4i32:
 232 ; SSE42:       # %bb.0:
 233 ; SSE42-NEXT:    pmaxud %xmm1, %xmm0
 234 ; SSE42-NEXT:    retq
 235 ;
 236 ; AVX-LABEL: max_gt_v4i32:
 237 ; AVX:       # %bb.0:
 238 ; AVX-NEXT:    vpmaxud %xmm1, %xmm0, %xmm0
 239 ; AVX-NEXT:    retq
 240   %1 = icmp ugt <4 x i32> %a, %b
 241   %2 = select <4 x i1> %1, <4 x i32> %a, <4 x i32> %b
 242   ret <4 x i32> %2
 243 }
 244
 245 define <8 x i32> @max_gt_v8i32(<8 x i32> %a, <8 x i32> %b) {
 246 ; SSE2-LABEL: max_gt_v8i32:
 247 ; SSE2:       # %bb.0:
 248 ; SSE2-NEXT:    movdqa {{.*#+}} xmm5 = [2147483648,2147483648,2147483648,2147483648]
 249 ; SSE2-NEXT:    movdqa %xmm2, %xmm6
 250 ; SSE2-NEXT:    pxor %xmm5, %xmm6
 251 ; SSE2-NEXT:    movdqa %xmm0, %xmm4
 252 ; SSE2-NEXT:    pxor %xmm5, %xmm4
 253 ; SSE2-NEXT:    pcmpgtd %xmm6, %xmm4
 254 ; SSE2-NEXT:    pand %xmm4, %xmm0
 255 ; SSE2-NEXT:    pandn %xmm2, %xmm4
 256 ; SSE2-NEXT:    por %xmm0, %xmm4
 257 ; SSE2-NEXT:    movdqa %xmm3, %xmm0
 258 ; SSE2-NEXT:    pxor %xmm5, %xmm0
 259 ; SSE2-NEXT:    pxor %xmm1, %xmm5
 260 ; SSE2-NEXT:    pcmpgtd %xmm0, %xmm5
 261 ; SSE2-NEXT:    pand %xmm5, %xmm1
 262 ; SSE2-NEXT:    pandn %xmm3, %xmm5
 263 ; SSE2-NEXT:    por %xmm5, %xmm1
 264 ; SSE2-NEXT:    movdqa %xmm4, %xmm0
 265 ; SSE2-NEXT:    retq
 266 ;
 267 ; SSE41-LABEL: max_gt_v8i32:
 268 ; SSE41:       # %bb.0:
 269 ; SSE41-NEXT:    pmaxud %xmm2, %xmm0
 270 ; SSE41-NEXT:    pmaxud %xmm3, %xmm1
 271 ; SSE41-NEXT:    retq
 272 ;
 273 ; SSE42-LABEL: max_gt_v8i32:
 274 ; SSE42:       # %bb.0:
 275 ; SSE42-NEXT:    pmaxud %xmm2, %xmm0
 276 ; SSE42-NEXT:    pmaxud %xmm3, %xmm1
 277 ; SSE42-NEXT:    retq
 278 ;
 279 ; AVX1-LABEL: max_gt_v8i32:
 280 ; AVX1:       # %bb.0:
 281 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
 282 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
 283 ; AVX1-NEXT:    vpmaxud %xmm2, %xmm3, %xmm2
 284 ; AVX1-NEXT:    vpmaxud %xmm1, %xmm0, %xmm0
 285 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
 286 ; AVX1-NEXT:    retq
 287 ;
 288 ; AVX2-LABEL: max_gt_v8i32:
 289 ; AVX2:       # %bb.0:
 290 ; AVX2-NEXT:    vpmaxud %ymm1, %ymm0, %ymm0
 291 ; AVX2-NEXT:    retq
 292 ;
 293 ; AVX512-LABEL: max_gt_v8i32:
 294 ; AVX512:       # %bb.0:
 295 ; AVX512-NEXT:    vpmaxud %ymm1, %ymm0, %ymm0
 296 ; AVX512-NEXT:    retq
 297   %1 = icmp ugt <8 x i32> %a, %b
 298   %2 = select <8 x i1> %1, <8 x i32> %a, <8 x i32> %b
 299   ret <8 x i32> %2
 300 }
 301
 302 define <8 x i16> @max_gt_v8i16(<8 x i16> %a, <8 x i16> %b) {
 303 ; SSE2-LABEL: max_gt_v8i16:
 304 ; SSE2:       # %bb.0:
 305 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [32768,32768,32768,32768,32768,32768,32768,32768]
 306 ; SSE2-NEXT:    pxor %xmm2, %xmm1
 307 ; SSE2-NEXT:    pxor %xmm2, %xmm0
 308 ; SSE2-NEXT:    pmaxsw %xmm1, %xmm0
 309 ; SSE2-NEXT:    pxor %xmm2, %xmm0
 310 ; SSE2-NEXT:    retq
 311 ;
 312 ; SSE41-LABEL: max_gt_v8i16:
 313 ; SSE41:       # %bb.0:
 314 ; SSE41-NEXT:    pmaxuw %xmm1, %xmm0
 315 ; SSE41-NEXT:    retq
 316 ;
 317 ; SSE42-LABEL: max_gt_v8i16:
 318 ; SSE42:       # %bb.0:
 319 ; SSE42-NEXT:    pmaxuw %xmm1, %xmm0
 320 ; SSE42-NEXT:    retq
 321 ;
 322 ; AVX-LABEL: max_gt_v8i16:
 323 ; AVX:       # %bb.0:
 324 ; AVX-NEXT:    vpmaxuw %xmm1, %xmm0, %xmm0
 325 ; AVX-NEXT:    retq
 326   %1 = icmp ugt <8 x i16> %a, %b
 327   %2 = select <8 x i1> %1, <8 x i16> %a, <8 x i16> %b
 328   ret <8 x i16> %2
 329 }
 330
 331 define <16 x i16> @max_gt_v16i16(<16 x i16> %a, <16 x i16> %b) {
 332 ; SSE2-LABEL: max_gt_v16i16:
 333 ; SSE2:       # %bb.0:
 334 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [32768,32768,32768,32768,32768,32768,32768,32768]
 335 ; SSE2-NEXT:    pxor %xmm4, %xmm2
 336 ; SSE2-NEXT:    pxor %xmm4, %xmm0
 337 ; SSE2-NEXT:    pmaxsw %xmm2, %xmm0
 338 ; SSE2-NEXT:    pxor %xmm4, %xmm0
 339 ; SSE2-NEXT:    pxor %xmm4, %xmm3
 340 ; SSE2-NEXT:    pxor %xmm4, %xmm1
 341 ; SSE2-NEXT:    pmaxsw %xmm3, %xmm1
 342 ; SSE2-NEXT:    pxor %xmm4, %xmm1
 343 ; SSE2-NEXT:    retq
 344 ;
 345 ; SSE41-LABEL: max_gt_v16i16:
 346 ; SSE41:       # %bb.0:
 347 ; SSE41-NEXT:    pmaxuw %xmm2, %xmm0
 348 ; SSE41-NEXT:    pmaxuw %xmm3, %xmm1
 349 ; SSE41-NEXT:    retq
 350 ;
 351 ; SSE42-LABEL: max_gt_v16i16:
 352 ; SSE42:       # %bb.0:
 353 ; SSE42-NEXT:    pmaxuw %xmm2, %xmm0
 354 ; SSE42-NEXT:    pmaxuw %xmm3, %xmm1
 355 ; SSE42-NEXT:    retq
 356 ;
 357 ; AVX1-LABEL: max_gt_v16i16:
 358 ; AVX1:       # %bb.0:
 359 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
 360 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
 361 ; AVX1-NEXT:    vpmaxuw %xmm2, %xmm3, %xmm2
 362 ; AVX1-NEXT:    vpmaxuw %xmm1, %xmm0, %xmm0
 363 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
 364 ; AVX1-NEXT:    retq
 365 ;
 366 ; AVX2-LABEL: max_gt_v16i16:
 367 ; AVX2:       # %bb.0:
 368 ; AVX2-NEXT:    vpmaxuw %ymm1, %ymm0, %ymm0
 369 ; AVX2-NEXT:    retq
 370 ;
 371 ; AVX512-LABEL: max_gt_v16i16:
 372 ; AVX512:       # %bb.0:
 373 ; AVX512-NEXT:    vpmaxuw %ymm1, %ymm0, %ymm0
 374 ; AVX512-NEXT:    retq
 375   %1 = icmp ugt <16 x i16> %a, %b
 376   %2 = select <16 x i1> %1, <16 x i16> %a, <16 x i16> %b
 377   ret <16 x i16> %2
 378 }
 379
 380 define <16 x i8> @max_gt_v16i8(<16 x i8> %a, <16 x i8> %b) {
 381 ; SSE-LABEL: max_gt_v16i8:
 382 ; SSE:       # %bb.0:
 383 ; SSE-NEXT:    pmaxub %xmm1, %xmm0
 384 ; SSE-NEXT:    retq
 385 ;
 386 ; AVX-LABEL: max_gt_v16i8:
 387 ; AVX:       # %bb.0:
 388 ; AVX-NEXT:    vpmaxub %xmm1, %xmm0, %xmm0
 389 ; AVX-NEXT:    retq
 390   %1 = icmp ugt <16 x i8> %a, %b
 391   %2 = select <16 x i1> %1, <16 x i8> %a, <16 x i8> %b
 392   ret <16 x i8> %2
 393 }
 394
 395 define <32 x i8> @max_gt_v32i8(<32 x i8> %a, <32 x i8> %b) {
 396 ; SSE-LABEL: max_gt_v32i8:
 397 ; SSE:       # %bb.0:
 398 ; SSE-NEXT:    pmaxub %xmm2, %xmm0
 399 ; SSE-NEXT:    pmaxub %xmm3, %xmm1
 400 ; SSE-NEXT:    retq
 401 ;
 402 ; AVX1-LABEL: max_gt_v32i8:
 403 ; AVX1:       # %bb.0:
 404 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
 405 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
 406 ; AVX1-NEXT:    vpmaxub %xmm2, %xmm3, %xmm2
 407 ; AVX1-NEXT:    vpmaxub %xmm1, %xmm0, %xmm0
 408 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
 409 ; AVX1-NEXT:    retq
 410 ;
 411 ; AVX2-LABEL: max_gt_v32i8:
 412 ; AVX2:       # %bb.0:
 413 ; AVX2-NEXT:    vpmaxub %ymm1, %ymm0, %ymm0
 414 ; AVX2-NEXT:    retq
 415 ;
 416 ; AVX512-LABEL: max_gt_v32i8:
 417 ; AVX512:       # %bb.0:
 418 ; AVX512-NEXT:    vpmaxub %ymm1, %ymm0, %ymm0
 419 ; AVX512-NEXT:    retq
 420   %1 = icmp ugt <32 x i8> %a, %b
 421   %2 = select <32 x i1> %1, <32 x i8> %a, <32 x i8> %b
 422   ret <32 x i8> %2
 423 }
 424
 425 ;
 426 ; Unsigned Maximum (GE)
 427 ;
 428
 429 define <2 x i64> @max_ge_v2i64(<2 x i64> %a, <2 x i64> %b) {
 430 ; SSE2-LABEL: max_ge_v2i64:
 431 ; SSE2:       # %bb.0:
 432 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [9223372039002259456,9223372039002259456]
 433 ; SSE2-NEXT:    movdqa %xmm1, %xmm3
 434 ; SSE2-NEXT:    pxor %xmm2, %xmm3
 435 ; SSE2-NEXT:    pxor %xmm0, %xmm2
 436 ; SSE2-NEXT:    movdqa %xmm2, %xmm4
 437 ; SSE2-NEXT:    pcmpgtd %xmm3, %xmm4
 438 ; SSE2-NEXT:    pshufd {{.*#+}} xmm5 = xmm4[0,0,2,2]
 439 ; SSE2-NEXT:    pcmpeqd %xmm3, %xmm2
 440 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm2[1,1,3,3]
 441 ; SSE2-NEXT:    pand %xmm5, %xmm2
 442 ; SSE2-NEXT:    pshufd {{.*#+}} xmm3 = xmm4[1,1,3,3]
 443 ; SSE2-NEXT:    por %xmm2, %xmm3
 444 ; SSE2-NEXT:    pand %xmm3, %xmm0
 445 ; SSE2-NEXT:    pandn %xmm1, %xmm3
 446 ; SSE2-NEXT:    por %xmm3, %xmm0
 447 ; SSE2-NEXT:    retq
 448 ;
 449 ; SSE41-LABEL: max_ge_v2i64:
 450 ; SSE41:       # %bb.0:
 451 ; SSE41-NEXT:    movdqa %xmm0, %xmm2
 452 ; SSE41-NEXT:    movdqa {{.*#+}} xmm3 = [9223372039002259456,9223372039002259456]
 453 ; SSE41-NEXT:    movdqa %xmm1, %xmm0
 454 ; SSE41-NEXT:    pxor %xmm3, %xmm0
 455 ; SSE41-NEXT:    pxor %xmm2, %xmm3
 456 ; SSE41-NEXT:    movdqa %xmm3, %xmm4
 457 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm4
 458 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm3
 459 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[0,0,2,2]
 460 ; SSE41-NEXT:    pand %xmm4, %xmm0
 461 ; SSE41-NEXT:    por %xmm3, %xmm0
 462 ; SSE41-NEXT:    blendvpd %xmm0, %xmm2, %xmm1
 463 ; SSE41-NEXT:    movapd %xmm1, %xmm0
 464 ; SSE41-NEXT:    retq
 465 ;
 466 ; SSE42-LABEL: max_ge_v2i64:
 467 ; SSE42:       # %bb.0:
 468 ; SSE42-NEXT:    movdqa %xmm0, %xmm2
 469 ; SSE42-NEXT:    movdqa {{.*#+}} xmm0 = [9223372036854775808,9223372036854775808]
 470 ; SSE42-NEXT:    movdqa %xmm1, %xmm3
 471 ; SSE42-NEXT:    pxor %xmm0, %xmm3
 472 ; SSE42-NEXT:    pxor %xmm2, %xmm0
 473 ; SSE42-NEXT:    pcmpgtq %xmm3, %xmm0
 474 ; SSE42-NEXT:    blendvpd %xmm0, %xmm2, %xmm1
 475 ; SSE42-NEXT:    movapd %xmm1, %xmm0
 476 ; SSE42-NEXT:    retq
 477 ;
 478 ; AVX1-LABEL: max_ge_v2i64:
 479 ; AVX1:       # %bb.0:
 480 ; AVX1-NEXT:    vmovdqa {{.*#+}} xmm2 = [9223372036854775808,9223372036854775808]
 481 ; AVX1-NEXT:    vpxor %xmm2, %xmm1, %xmm3
 482 ; AVX1-NEXT:    vpxor %xmm2, %xmm0, %xmm2
 483 ; AVX1-NEXT:    vpcmpgtq %xmm3, %xmm2, %xmm2
 484 ; AVX1-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
 485 ; AVX1-NEXT:    retq
 486 ;
 487 ; AVX2-LABEL: max_ge_v2i64:
 488 ; AVX2:       # %bb.0:
 489 ; AVX2-NEXT:    vmovdqa {{.*#+}} xmm2 = [9223372036854775808,9223372036854775808]
 490 ; AVX2-NEXT:    vpxor %xmm2, %xmm1, %xmm3
 491 ; AVX2-NEXT:    vpxor %xmm2, %xmm0, %xmm2
 492 ; AVX2-NEXT:    vpcmpgtq %xmm3, %xmm2, %xmm2
 493 ; AVX2-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
 494 ; AVX2-NEXT:    retq
 495 ;
 496 ; AVX512-LABEL: max_ge_v2i64:
 497 ; AVX512:       # %bb.0:
 498 ; AVX512-NEXT:    # kill: def $xmm1 killed $xmm1 def $zmm1
 499 ; AVX512-NEXT:    # kill: def $xmm0 killed $xmm0 def $zmm0
 500 ; AVX512-NEXT:    vpmaxuq %zmm1, %zmm0, %zmm0
 501 ; AVX512-NEXT:    # kill: def $xmm0 killed $xmm0 killed $zmm0
 502 ; AVX512-NEXT:    vzeroupper
 503 ; AVX512-NEXT:    retq
 504   %1 = icmp uge <2 x i64> %a, %b
 505   %2 = select <2 x i1> %1, <2 x i64> %a, <2 x i64> %b
 506   ret <2 x i64> %2
 507 }
 508
 509 define <4 x i64> @max_ge_v4i64(<4 x i64> %a, <4 x i64> %b) {
 510 ; SSE2-LABEL: max_ge_v4i64:
 511 ; SSE2:       # %bb.0:
 512 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [9223372039002259456,9223372039002259456]
 513 ; SSE2-NEXT:    movdqa %xmm2, %xmm5
 514 ; SSE2-NEXT:    pxor %xmm4, %xmm5
 515 ; SSE2-NEXT:    movdqa %xmm0, %xmm6
 516 ; SSE2-NEXT:    pxor %xmm4, %xmm6
 517 ; SSE2-NEXT:    movdqa %xmm6, %xmm7
 518 ; SSE2-NEXT:    pcmpgtd %xmm5, %xmm7
 519 ; SSE2-NEXT:    pshufd {{.*#+}} xmm8 = xmm7[0,0,2,2]
 520 ; SSE2-NEXT:    pcmpeqd %xmm5, %xmm6
 521 ; SSE2-NEXT:    pshufd {{.*#+}} xmm5 = xmm6[1,1,3,3]
 522 ; SSE2-NEXT:    pand %xmm8, %xmm5
 523 ; SSE2-NEXT:    pshufd {{.*#+}} xmm6 = xmm7[1,1,3,3]
 524 ; SSE2-NEXT:    por %xmm5, %xmm6
 525 ; SSE2-NEXT:    pand %xmm6, %xmm0
 526 ; SSE2-NEXT:    pandn %xmm2, %xmm6
 527 ; SSE2-NEXT:    por %xmm6, %xmm0
 528 ; SSE2-NEXT:    movdqa %xmm3, %xmm2
 529 ; SSE2-NEXT:    pxor %xmm4, %xmm2
 530 ; SSE2-NEXT:    pxor %xmm1, %xmm4
 531 ; SSE2-NEXT:    movdqa %xmm4, %xmm5
 532 ; SSE2-NEXT:    pcmpgtd %xmm2, %xmm5
 533 ; SSE2-NEXT:    pshufd {{.*#+}} xmm6 = xmm5[0,0,2,2]
 534 ; SSE2-NEXT:    pcmpeqd %xmm2, %xmm4
 535 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm4[1,1,3,3]
 536 ; SSE2-NEXT:    pand %xmm6, %xmm2
 537 ; SSE2-NEXT:    pshufd {{.*#+}} xmm4 = xmm5[1,1,3,3]
 538 ; SSE2-NEXT:    por %xmm2, %xmm4
 539 ; SSE2-NEXT:    pand %xmm4, %xmm1
 540 ; SSE2-NEXT:    pandn %xmm3, %xmm4
 541 ; SSE2-NEXT:    por %xmm4, %xmm1
 542 ; SSE2-NEXT:    retq
 543 ;
 544 ; SSE41-LABEL: max_ge_v4i64:
 545 ; SSE41:       # %bb.0:
 546 ; SSE41-NEXT:    movdqa %xmm0, %xmm4
 547 ; SSE41-NEXT:    movdqa {{.*#+}} xmm5 = [9223372039002259456,9223372039002259456]
 548 ; SSE41-NEXT:    movdqa %xmm2, %xmm6
 549 ; SSE41-NEXT:    pxor %xmm5, %xmm6
 550 ; SSE41-NEXT:    movdqa %xmm0, %xmm7
 551 ; SSE41-NEXT:    pxor %xmm5, %xmm7
 552 ; SSE41-NEXT:    movdqa %xmm7, %xmm0
 553 ; SSE41-NEXT:    pcmpeqd %xmm6, %xmm0
 554 ; SSE41-NEXT:    pcmpgtd %xmm6, %xmm7
 555 ; SSE41-NEXT:    pshufd {{.*#+}} xmm6 = xmm7[0,0,2,2]
 556 ; SSE41-NEXT:    pand %xmm6, %xmm0
 557 ; SSE41-NEXT:    por %xmm7, %xmm0
 558 ; SSE41-NEXT:    blendvpd %xmm0, %xmm4, %xmm2
 559 ; SSE41-NEXT:    movdqa %xmm3, %xmm0
 560 ; SSE41-NEXT:    pxor %xmm5, %xmm0
 561 ; SSE41-NEXT:    pxor %xmm1, %xmm5
 562 ; SSE41-NEXT:    movdqa %xmm5, %xmm4
 563 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm4
 564 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm5
 565 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm5[0,0,2,2]
 566 ; SSE41-NEXT:    pand %xmm4, %xmm0
 567 ; SSE41-NEXT:    por %xmm5, %xmm0
 568 ; SSE41-NEXT:    blendvpd %xmm0, %xmm1, %xmm3
 569 ; SSE41-NEXT:    movapd %xmm2, %xmm0
 570 ; SSE41-NEXT:    movapd %xmm3, %xmm1
 571 ; SSE41-NEXT:    retq
 572 ;
 573 ; SSE42-LABEL: max_ge_v4i64:
 574 ; SSE42:       # %bb.0:
 575 ; SSE42-NEXT:    movdqa %xmm0, %xmm4
 576 ; SSE42-NEXT:    movdqa {{.*#+}} xmm5 = [9223372036854775808,9223372036854775808]
 577 ; SSE42-NEXT:    movdqa %xmm2, %xmm6
 578 ; SSE42-NEXT:    pxor %xmm5, %xmm6
 579 ; SSE42-NEXT:    pxor %xmm5, %xmm0
 580 ; SSE42-NEXT:    pcmpgtq %xmm6, %xmm0
 581 ; SSE42-NEXT:    blendvpd %xmm0, %xmm4, %xmm2
 582 ; SSE42-NEXT:    movdqa %xmm3, %xmm0
 583 ; SSE42-NEXT:    pxor %xmm5, %xmm0
 584 ; SSE42-NEXT:    pxor %xmm1, %xmm5
 585 ; SSE42-NEXT:    pcmpgtq %xmm0, %xmm5
 586 ; SSE42-NEXT:    movdqa %xmm5, %xmm0
 587 ; SSE42-NEXT:    blendvpd %xmm0, %xmm1, %xmm3
 588 ; SSE42-NEXT:    movapd %xmm2, %xmm0
 589 ; SSE42-NEXT:    movapd %xmm3, %xmm1
 590 ; SSE42-NEXT:    retq
 591 ;
 592 ; AVX1-LABEL: max_ge_v4i64:
 593 ; AVX1:       # %bb.0:
 594 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
 595 ; AVX1-NEXT:    vmovdqa {{.*#+}} xmm3 = [9223372036854775808,9223372036854775808]
 596 ; AVX1-NEXT:    vpxor %xmm3, %xmm2, %xmm2
 597 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm4
 598 ; AVX1-NEXT:    vpxor %xmm3, %xmm4, %xmm4
 599 ; AVX1-NEXT:    vpcmpgtq %xmm2, %xmm4, %xmm2
 600 ; AVX1-NEXT:    vpxor %xmm3, %xmm1, %xmm4
 601 ; AVX1-NEXT:    vpxor %xmm3, %xmm0, %xmm3
 602 ; AVX1-NEXT:    vpcmpgtq %xmm4, %xmm3, %xmm3
 603 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm3, %ymm2
 604 ; AVX1-NEXT:    vblendvpd %ymm2, %ymm0, %ymm1, %ymm0
 605 ; AVX1-NEXT:    retq
 606 ;
 607 ; AVX2-LABEL: max_ge_v4i64:
 608 ; AVX2:       # %bb.0:
 609 ; AVX2-NEXT:    vpbroadcastq {{.*#+}} ymm2 = [9223372036854775808,9223372036854775808,9223372036854775808,9223372036854775808]
 610 ; AVX2-NEXT:    vpxor %ymm2, %ymm1, %ymm3
 611 ; AVX2-NEXT:    vpxor %ymm2, %ymm0, %ymm2
 612 ; AVX2-NEXT:    vpcmpgtq %ymm3, %ymm2, %ymm2
 613 ; AVX2-NEXT:    vblendvpd %ymm2, %ymm0, %ymm1, %ymm0
 614 ; AVX2-NEXT:    retq
 615 ;
 616 ; AVX512-LABEL: max_ge_v4i64:
 617 ; AVX512:       # %bb.0:
 618 ; AVX512-NEXT:    # kill: def $ymm1 killed $ymm1 def $zmm1
 619 ; AVX512-NEXT:    # kill: def $ymm0 killed $ymm0 def $zmm0
 620 ; AVX512-NEXT:    vpmaxuq %zmm1, %zmm0, %zmm0
 621 ; AVX512-NEXT:    # kill: def $ymm0 killed $ymm0 killed $zmm0
 622 ; AVX512-NEXT:    retq
 623   %1 = icmp uge <4 x i64> %a, %b
 624   %2 = select <4 x i1> %1, <4 x i64> %a, <4 x i64> %b
 625   ret <4 x i64> %2
 626 }
 627
 628 define <4 x i32> @max_ge_v4i32(<4 x i32> %a, <4 x i32> %b) {
 629 ; SSE2-LABEL: max_ge_v4i32:
 630 ; SSE2:       # %bb.0:
 631 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [2147483648,2147483648,2147483648,2147483648]
 632 ; SSE2-NEXT:    movdqa %xmm1, %xmm3
 633 ; SSE2-NEXT:    pxor %xmm2, %xmm3
 634 ; SSE2-NEXT:    pxor %xmm0, %xmm2
 635 ; SSE2-NEXT:    pcmpgtd %xmm3, %xmm2
 636 ; SSE2-NEXT:    pand %xmm2, %xmm0
 637 ; SSE2-NEXT:    pandn %xmm1, %xmm2
 638 ; SSE2-NEXT:    por %xmm2, %xmm0
 639 ; SSE2-NEXT:    retq
 640 ;
 641 ; SSE41-LABEL: max_ge_v4i32:
 642 ; SSE41:       # %bb.0:
 643 ; SSE41-NEXT:    pmaxud %xmm1, %xmm0
 644 ; SSE41-NEXT:    retq
 645 ;
 646 ; SSE42-LABEL: max_ge_v4i32:
 647 ; SSE42:       # %bb.0:
 648 ; SSE42-NEXT:    pmaxud %xmm1, %xmm0
 649 ; SSE42-NEXT:    retq
 650 ;
 651 ; AVX-LABEL: max_ge_v4i32:
 652 ; AVX:       # %bb.0:
 653 ; AVX-NEXT:    vpmaxud %xmm1, %xmm0, %xmm0
 654 ; AVX-NEXT:    retq
 655   %1 = icmp uge <4 x i32> %a, %b
 656   %2 = select <4 x i1> %1, <4 x i32> %a, <4 x i32> %b
 657   ret <4 x i32> %2
 658 }
 659
 660 define <8 x i32> @max_ge_v8i32(<8 x i32> %a, <8 x i32> %b) {
 661 ; SSE2-LABEL: max_ge_v8i32:
 662 ; SSE2:       # %bb.0:
 663 ; SSE2-NEXT:    movdqa {{.*#+}} xmm5 = [2147483648,2147483648,2147483648,2147483648]
 664 ; SSE2-NEXT:    movdqa %xmm2, %xmm6
 665 ; SSE2-NEXT:    pxor %xmm5, %xmm6
 666 ; SSE2-NEXT:    movdqa %xmm0, %xmm4
 667 ; SSE2-NEXT:    pxor %xmm5, %xmm4
 668 ; SSE2-NEXT:    pcmpgtd %xmm6, %xmm4
 669 ; SSE2-NEXT:    pand %xmm4, %xmm0
 670 ; SSE2-NEXT:    pandn %xmm2, %xmm4
 671 ; SSE2-NEXT:    por %xmm0, %xmm4
 672 ; SSE2-NEXT:    movdqa %xmm3, %xmm0
 673 ; SSE2-NEXT:    pxor %xmm5, %xmm0
 674 ; SSE2-NEXT:    pxor %xmm1, %xmm5
 675 ; SSE2-NEXT:    pcmpgtd %xmm0, %xmm5
 676 ; SSE2-NEXT:    pand %xmm5, %xmm1
 677 ; SSE2-NEXT:    pandn %xmm3, %xmm5
 678 ; SSE2-NEXT:    por %xmm5, %xmm1
 679 ; SSE2-NEXT:    movdqa %xmm4, %xmm0
 680 ; SSE2-NEXT:    retq
 681 ;
 682 ; SSE41-LABEL: max_ge_v8i32:
 683 ; SSE41:       # %bb.0:
 684 ; SSE41-NEXT:    pmaxud %xmm2, %xmm0
 685 ; SSE41-NEXT:    pmaxud %xmm3, %xmm1
 686 ; SSE41-NEXT:    retq
 687 ;
 688 ; SSE42-LABEL: max_ge_v8i32:
 689 ; SSE42:       # %bb.0:
 690 ; SSE42-NEXT:    pmaxud %xmm2, %xmm0
 691 ; SSE42-NEXT:    pmaxud %xmm3, %xmm1
 692 ; SSE42-NEXT:    retq
 693 ;
 694 ; AVX1-LABEL: max_ge_v8i32:
 695 ; AVX1:       # %bb.0:
 696 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
 697 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
 698 ; AVX1-NEXT:    vpmaxud %xmm2, %xmm3, %xmm2
 699 ; AVX1-NEXT:    vpmaxud %xmm1, %xmm0, %xmm0
 700 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
 701 ; AVX1-NEXT:    retq
 702 ;
 703 ; AVX2-LABEL: max_ge_v8i32:
 704 ; AVX2:       # %bb.0:
 705 ; AVX2-NEXT:    vpmaxud %ymm1, %ymm0, %ymm0
 706 ; AVX2-NEXT:    retq
 707 ;
 708 ; AVX512-LABEL: max_ge_v8i32:
 709 ; AVX512:       # %bb.0:
 710 ; AVX512-NEXT:    vpmaxud %ymm1, %ymm0, %ymm0
 711 ; AVX512-NEXT:    retq
 712   %1 = icmp uge <8 x i32> %a, %b
 713   %2 = select <8 x i1> %1, <8 x i32> %a, <8 x i32> %b
 714   ret <8 x i32> %2
 715 }
 716
 717 define <8 x i16> @max_ge_v8i16(<8 x i16> %a, <8 x i16> %b) {
 718 ; SSE2-LABEL: max_ge_v8i16:
 719 ; SSE2:       # %bb.0:
 720 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [32768,32768,32768,32768,32768,32768,32768,32768]
 721 ; SSE2-NEXT:    pxor %xmm2, %xmm1
 722 ; SSE2-NEXT:    pxor %xmm2, %xmm0
 723 ; SSE2-NEXT:    pmaxsw %xmm1, %xmm0
 724 ; SSE2-NEXT:    pxor %xmm2, %xmm0
 725 ; SSE2-NEXT:    retq
 726 ;
 727 ; SSE41-LABEL: max_ge_v8i16:
 728 ; SSE41:       # %bb.0:
 729 ; SSE41-NEXT:    pmaxuw %xmm1, %xmm0
 730 ; SSE41-NEXT:    retq
 731 ;
 732 ; SSE42-LABEL: max_ge_v8i16:
 733 ; SSE42:       # %bb.0:
 734 ; SSE42-NEXT:    pmaxuw %xmm1, %xmm0
 735 ; SSE42-NEXT:    retq
 736 ;
 737 ; AVX-LABEL: max_ge_v8i16:
 738 ; AVX:       # %bb.0:
 739 ; AVX-NEXT:    vpmaxuw %xmm1, %xmm0, %xmm0
 740 ; AVX-NEXT:    retq
 741   %1 = icmp uge <8 x i16> %a, %b
 742   %2 = select <8 x i1> %1, <8 x i16> %a, <8 x i16> %b
 743   ret <8 x i16> %2
 744 }
 745
 746 define <16 x i16> @max_ge_v16i16(<16 x i16> %a, <16 x i16> %b) {
 747 ; SSE2-LABEL: max_ge_v16i16:
 748 ; SSE2:       # %bb.0:
 749 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [32768,32768,32768,32768,32768,32768,32768,32768]
 750 ; SSE2-NEXT:    pxor %xmm4, %xmm2
 751 ; SSE2-NEXT:    pxor %xmm4, %xmm0
 752 ; SSE2-NEXT:    pmaxsw %xmm2, %xmm0
 753 ; SSE2-NEXT:    pxor %xmm4, %xmm0
 754 ; SSE2-NEXT:    pxor %xmm4, %xmm3
 755 ; SSE2-NEXT:    pxor %xmm4, %xmm1
 756 ; SSE2-NEXT:    pmaxsw %xmm3, %xmm1
 757 ; SSE2-NEXT:    pxor %xmm4, %xmm1
 758 ; SSE2-NEXT:    retq
 759 ;
 760 ; SSE41-LABEL: max_ge_v16i16:
 761 ; SSE41:       # %bb.0:
 762 ; SSE41-NEXT:    pmaxuw %xmm2, %xmm0
 763 ; SSE41-NEXT:    pmaxuw %xmm3, %xmm1
 764 ; SSE41-NEXT:    retq
 765 ;
 766 ; SSE42-LABEL: max_ge_v16i16:
 767 ; SSE42:       # %bb.0:
 768 ; SSE42-NEXT:    pmaxuw %xmm2, %xmm0
 769 ; SSE42-NEXT:    pmaxuw %xmm3, %xmm1
 770 ; SSE42-NEXT:    retq
 771 ;
 772 ; AVX1-LABEL: max_ge_v16i16:
 773 ; AVX1:       # %bb.0:
 774 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
 775 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
 776 ; AVX1-NEXT:    vpmaxuw %xmm2, %xmm3, %xmm2
 777 ; AVX1-NEXT:    vpmaxuw %xmm1, %xmm0, %xmm0
 778 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
 779 ; AVX1-NEXT:    retq
 780 ;
 781 ; AVX2-LABEL: max_ge_v16i16:
 782 ; AVX2:       # %bb.0:
 783 ; AVX2-NEXT:    vpmaxuw %ymm1, %ymm0, %ymm0
 784 ; AVX2-NEXT:    retq
 785 ;
 786 ; AVX512-LABEL: max_ge_v16i16:
 787 ; AVX512:       # %bb.0:
 788 ; AVX512-NEXT:    vpmaxuw %ymm1, %ymm0, %ymm0
 789 ; AVX512-NEXT:    retq
 790   %1 = icmp uge <16 x i16> %a, %b
 791   %2 = select <16 x i1> %1, <16 x i16> %a, <16 x i16> %b
 792   ret <16 x i16> %2
 793 }
 794
 795 define <16 x i8> @max_ge_v16i8(<16 x i8> %a, <16 x i8> %b) {
 796 ; SSE-LABEL: max_ge_v16i8:
 797 ; SSE:       # %bb.0:
 798 ; SSE-NEXT:    pmaxub %xmm1, %xmm0
 799 ; SSE-NEXT:    retq
 800 ;
 801 ; AVX-LABEL: max_ge_v16i8:
 802 ; AVX:       # %bb.0:
 803 ; AVX-NEXT:    vpmaxub %xmm1, %xmm0, %xmm0
 804 ; AVX-NEXT:    retq
 805   %1 = icmp uge <16 x i8> %a, %b
 806   %2 = select <16 x i1> %1, <16 x i8> %a, <16 x i8> %b
 807   ret <16 x i8> %2
 808 }
 809
 810 define <32 x i8> @max_ge_v32i8(<32 x i8> %a, <32 x i8> %b) {
 811 ; SSE-LABEL: max_ge_v32i8:
 812 ; SSE:       # %bb.0:
 813 ; SSE-NEXT:    pmaxub %xmm2, %xmm0
 814 ; SSE-NEXT:    pmaxub %xmm3, %xmm1
 815 ; SSE-NEXT:    retq
 816 ;
 817 ; AVX1-LABEL: max_ge_v32i8:
 818 ; AVX1:       # %bb.0:
 819 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
 820 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
 821 ; AVX1-NEXT:    vpmaxub %xmm2, %xmm3, %xmm2
 822 ; AVX1-NEXT:    vpmaxub %xmm1, %xmm0, %xmm0
 823 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
 824 ; AVX1-NEXT:    retq
 825 ;
 826 ; AVX2-LABEL: max_ge_v32i8:
 827 ; AVX2:       # %bb.0:
 828 ; AVX2-NEXT:    vpmaxub %ymm1, %ymm0, %ymm0
 829 ; AVX2-NEXT:    retq
 830 ;
 831 ; AVX512-LABEL: max_ge_v32i8:
 832 ; AVX512:       # %bb.0:
 833 ; AVX512-NEXT:    vpmaxub %ymm1, %ymm0, %ymm0
 834 ; AVX512-NEXT:    retq
 835   %1 = icmp uge <32 x i8> %a, %b
 836   %2 = select <32 x i1> %1, <32 x i8> %a, <32 x i8> %b
 837   ret <32 x i8> %2
 838 }
 839
 840 ;
 841 ; Unsigned Minimum (LT)
 842 ;
 843
 844 define <2 x i64> @min_lt_v2i64(<2 x i64> %a, <2 x i64> %b) {
 845 ; SSE2-LABEL: min_lt_v2i64:
 846 ; SSE2:       # %bb.0:
 847 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [9223372039002259456,9223372039002259456]
 848 ; SSE2-NEXT:    movdqa %xmm0, %xmm3
 849 ; SSE2-NEXT:    pxor %xmm2, %xmm3
 850 ; SSE2-NEXT:    pxor %xmm1, %xmm2
 851 ; SSE2-NEXT:    movdqa %xmm2, %xmm4
 852 ; SSE2-NEXT:    pcmpgtd %xmm3, %xmm4
 853 ; SSE2-NEXT:    pshufd {{.*#+}} xmm5 = xmm4[0,0,2,2]
 854 ; SSE2-NEXT:    pcmpeqd %xmm3, %xmm2
 855 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm2[1,1,3,3]
 856 ; SSE2-NEXT:    pand %xmm5, %xmm2
 857 ; SSE2-NEXT:    pshufd {{.*#+}} xmm3 = xmm4[1,1,3,3]
 858 ; SSE2-NEXT:    por %xmm2, %xmm3
 859 ; SSE2-NEXT:    pand %xmm3, %xmm0
 860 ; SSE2-NEXT:    pandn %xmm1, %xmm3
 861 ; SSE2-NEXT:    por %xmm3, %xmm0
 862 ; SSE2-NEXT:    retq
 863 ;
 864 ; SSE41-LABEL: min_lt_v2i64:
 865 ; SSE41:       # %bb.0:
 866 ; SSE41-NEXT:    movdqa %xmm0, %xmm2
 867 ; SSE41-NEXT:    movdqa {{.*#+}} xmm3 = [9223372039002259456,9223372039002259456]
 868 ; SSE41-NEXT:    pxor %xmm3, %xmm0
 869 ; SSE41-NEXT:    pxor %xmm1, %xmm3
 870 ; SSE41-NEXT:    movdqa %xmm3, %xmm4
 871 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm4
 872 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm3
 873 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[0,0,2,2]
 874 ; SSE41-NEXT:    pand %xmm4, %xmm0
 875 ; SSE41-NEXT:    por %xmm3, %xmm0
 876 ; SSE41-NEXT:    blendvpd %xmm0, %xmm2, %xmm1
 877 ; SSE41-NEXT:    movapd %xmm1, %xmm0
 878 ; SSE41-NEXT:    retq
 879 ;
 880 ; SSE42-LABEL: min_lt_v2i64:
 881 ; SSE42:       # %bb.0:
 882 ; SSE42-NEXT:    movdqa %xmm0, %xmm2
 883 ; SSE42-NEXT:    movdqa {{.*#+}} xmm0 = [9223372036854775808,9223372036854775808]
 884 ; SSE42-NEXT:    movdqa %xmm2, %xmm3
 885 ; SSE42-NEXT:    pxor %xmm0, %xmm3
 886 ; SSE42-NEXT:    pxor %xmm1, %xmm0
 887 ; SSE42-NEXT:    pcmpgtq %xmm3, %xmm0
 888 ; SSE42-NEXT:    blendvpd %xmm0, %xmm2, %xmm1
 889 ; SSE42-NEXT:    movapd %xmm1, %xmm0
 890 ; SSE42-NEXT:    retq
 891 ;
 892 ; AVX1-LABEL: min_lt_v2i64:
 893 ; AVX1:       # %bb.0:
 894 ; AVX1-NEXT:    vmovdqa {{.*#+}} xmm2 = [9223372036854775808,9223372036854775808]
 895 ; AVX1-NEXT:    vpxor %xmm2, %xmm0, %xmm3
 896 ; AVX1-NEXT:    vpxor %xmm2, %xmm1, %xmm2
 897 ; AVX1-NEXT:    vpcmpgtq %xmm3, %xmm2, %xmm2
 898 ; AVX1-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
 899 ; AVX1-NEXT:    retq
 900 ;
 901 ; AVX2-LABEL: min_lt_v2i64:
 902 ; AVX2:       # %bb.0:
 903 ; AVX2-NEXT:    vmovdqa {{.*#+}} xmm2 = [9223372036854775808,9223372036854775808]
 904 ; AVX2-NEXT:    vpxor %xmm2, %xmm0, %xmm3
 905 ; AVX2-NEXT:    vpxor %xmm2, %xmm1, %xmm2
 906 ; AVX2-NEXT:    vpcmpgtq %xmm3, %xmm2, %xmm2
 907 ; AVX2-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
 908 ; AVX2-NEXT:    retq
 909 ;
 910 ; AVX512-LABEL: min_lt_v2i64:
 911 ; AVX512:       # %bb.0:
 912 ; AVX512-NEXT:    # kill: def $xmm1 killed $xmm1 def $zmm1
 913 ; AVX512-NEXT:    # kill: def $xmm0 killed $xmm0 def $zmm0
 914 ; AVX512-NEXT:    vpminuq %zmm1, %zmm0, %zmm0
 915 ; AVX512-NEXT:    # kill: def $xmm0 killed $xmm0 killed $zmm0
 916 ; AVX512-NEXT:    vzeroupper
 917 ; AVX512-NEXT:    retq
 918   %1 = icmp ult <2 x i64> %a, %b
 919   %2 = select <2 x i1> %1, <2 x i64> %a, <2 x i64> %b
 920   ret <2 x i64> %2
 921 }
 922
 923 define <4 x i64> @min_lt_v4i64(<4 x i64> %a, <4 x i64> %b) {
 924 ; SSE2-LABEL: min_lt_v4i64:
 925 ; SSE2:       # %bb.0:
 926 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [9223372039002259456,9223372039002259456]
 927 ; SSE2-NEXT:    movdqa %xmm0, %xmm5
 928 ; SSE2-NEXT:    pxor %xmm4, %xmm5
 929 ; SSE2-NEXT:    movdqa %xmm2, %xmm6
 930 ; SSE2-NEXT:    pxor %xmm4, %xmm6
 931 ; SSE2-NEXT:    movdqa %xmm6, %xmm7
 932 ; SSE2-NEXT:    pcmpgtd %xmm5, %xmm7
 933 ; SSE2-NEXT:    pshufd {{.*#+}} xmm8 = xmm7[0,0,2,2]
 934 ; SSE2-NEXT:    pcmpeqd %xmm5, %xmm6
 935 ; SSE2-NEXT:    pshufd {{.*#+}} xmm5 = xmm6[1,1,3,3]
 936 ; SSE2-NEXT:    pand %xmm8, %xmm5
 937 ; SSE2-NEXT:    pshufd {{.*#+}} xmm6 = xmm7[1,1,3,3]
 938 ; SSE2-NEXT:    por %xmm5, %xmm6
 939 ; SSE2-NEXT:    pand %xmm6, %xmm0
 940 ; SSE2-NEXT:    pandn %xmm2, %xmm6
 941 ; SSE2-NEXT:    por %xmm6, %xmm0
 942 ; SSE2-NEXT:    movdqa %xmm1, %xmm2
 943 ; SSE2-NEXT:    pxor %xmm4, %xmm2
 944 ; SSE2-NEXT:    pxor %xmm3, %xmm4
 945 ; SSE2-NEXT:    movdqa %xmm4, %xmm5
 946 ; SSE2-NEXT:    pcmpgtd %xmm2, %xmm5
 947 ; SSE2-NEXT:    pshufd {{.*#+}} xmm6 = xmm5[0,0,2,2]
 948 ; SSE2-NEXT:    pcmpeqd %xmm2, %xmm4
 949 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm4[1,1,3,3]
 950 ; SSE2-NEXT:    pand %xmm6, %xmm2
 951 ; SSE2-NEXT:    pshufd {{.*#+}} xmm4 = xmm5[1,1,3,3]
 952 ; SSE2-NEXT:    por %xmm2, %xmm4
 953 ; SSE2-NEXT:    pand %xmm4, %xmm1
 954 ; SSE2-NEXT:    pandn %xmm3, %xmm4
 955 ; SSE2-NEXT:    por %xmm4, %xmm1
 956 ; SSE2-NEXT:    retq
 957 ;
 958 ; SSE41-LABEL: min_lt_v4i64:
 959 ; SSE41:       # %bb.0:
 960 ; SSE41-NEXT:    movdqa %xmm0, %xmm4
 961 ; SSE41-NEXT:    movdqa {{.*#+}} xmm5 = [9223372039002259456,9223372039002259456]
 962 ; SSE41-NEXT:    pxor %xmm5, %xmm0
 963 ; SSE41-NEXT:    movdqa %xmm2, %xmm6
 964 ; SSE41-NEXT:    pxor %xmm5, %xmm6
 965 ; SSE41-NEXT:    movdqa %xmm6, %xmm7
 966 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm7
 967 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm6
 968 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm6[0,0,2,2]
 969 ; SSE41-NEXT:    pand %xmm7, %xmm0
 970 ; SSE41-NEXT:    por %xmm6, %xmm0
 971 ; SSE41-NEXT:    blendvpd %xmm0, %xmm4, %xmm2
 972 ; SSE41-NEXT:    movdqa %xmm1, %xmm0
 973 ; SSE41-NEXT:    pxor %xmm5, %xmm0
 974 ; SSE41-NEXT:    pxor %xmm3, %xmm5
 975 ; SSE41-NEXT:    movdqa %xmm5, %xmm4
 976 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm4
 977 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm5
 978 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm5[0,0,2,2]
 979 ; SSE41-NEXT:    pand %xmm4, %xmm0
 980 ; SSE41-NEXT:    por %xmm5, %xmm0
 981 ; SSE41-NEXT:    blendvpd %xmm0, %xmm1, %xmm3
 982 ; SSE41-NEXT:    movapd %xmm2, %xmm0
 983 ; SSE41-NEXT:    movapd %xmm3, %xmm1
 984 ; SSE41-NEXT:    retq
 985 ;
 986 ; SSE42-LABEL: min_lt_v4i64:
 987 ; SSE42:       # %bb.0:
 988 ; SSE42-NEXT:    movdqa %xmm0, %xmm4
 989 ; SSE42-NEXT:    movdqa {{.*#+}} xmm5 = [9223372036854775808,9223372036854775808]
 990 ; SSE42-NEXT:    movdqa %xmm0, %xmm6
 991 ; SSE42-NEXT:    pxor %xmm5, %xmm6
 992 ; SSE42-NEXT:    movdqa %xmm2, %xmm0
 993 ; SSE42-NEXT:    pxor %xmm5, %xmm0
 994 ; SSE42-NEXT:    pcmpgtq %xmm6, %xmm0
 995 ; SSE42-NEXT:    blendvpd %xmm0, %xmm4, %xmm2
 996 ; SSE42-NEXT:    movdqa %xmm1, %xmm0
 997 ; SSE42-NEXT:    pxor %xmm5, %xmm0
 998 ; SSE42-NEXT:    pxor %xmm3, %xmm5
 999 ; SSE42-NEXT:    pcmpgtq %xmm0, %xmm5
1000 ; SSE42-NEXT:    movdqa %xmm5, %xmm0
1001 ; SSE42-NEXT:    blendvpd %xmm0, %xmm1, %xmm3
1002 ; SSE42-NEXT:    movapd %xmm2, %xmm0
1003 ; SSE42-NEXT:    movapd %xmm3, %xmm1
1004 ; SSE42-NEXT:    retq
1005 ;
1006 ; AVX1-LABEL: min_lt_v4i64:
1007 ; AVX1:       # %bb.0:
1008 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm2
1009 ; AVX1-NEXT:    vmovdqa {{.*#+}} xmm3 = [9223372036854775808,9223372036854775808]
1010 ; AVX1-NEXT:    vpxor %xmm3, %xmm2, %xmm2
1011 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm4
1012 ; AVX1-NEXT:    vpxor %xmm3, %xmm4, %xmm4
1013 ; AVX1-NEXT:    vpcmpgtq %xmm2, %xmm4, %xmm2
1014 ; AVX1-NEXT:    vpxor %xmm3, %xmm0, %xmm4
1015 ; AVX1-NEXT:    vpxor %xmm3, %xmm1, %xmm3
1016 ; AVX1-NEXT:    vpcmpgtq %xmm4, %xmm3, %xmm3
1017 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm3, %ymm2
1018 ; AVX1-NEXT:    vblendvpd %ymm2, %ymm0, %ymm1, %ymm0
1019 ; AVX1-NEXT:    retq
1020 ;
1021 ; AVX2-LABEL: min_lt_v4i64:
1022 ; AVX2:       # %bb.0:
1023 ; AVX2-NEXT:    vpbroadcastq {{.*#+}} ymm2 = [9223372036854775808,9223372036854775808,9223372036854775808,9223372036854775808]
1024 ; AVX2-NEXT:    vpxor %ymm2, %ymm0, %ymm3
1025 ; AVX2-NEXT:    vpxor %ymm2, %ymm1, %ymm2
1026 ; AVX2-NEXT:    vpcmpgtq %ymm3, %ymm2, %ymm2
1027 ; AVX2-NEXT:    vblendvpd %ymm2, %ymm0, %ymm1, %ymm0
1028 ; AVX2-NEXT:    retq
1029 ;
1030 ; AVX512-LABEL: min_lt_v4i64:
1031 ; AVX512:       # %bb.0:
1032 ; AVX512-NEXT:    # kill: def $ymm1 killed $ymm1 def $zmm1
1033 ; AVX512-NEXT:    # kill: def $ymm0 killed $ymm0 def $zmm0
1034 ; AVX512-NEXT:    vpminuq %zmm1, %zmm0, %zmm0
1035 ; AVX512-NEXT:    # kill: def $ymm0 killed $ymm0 killed $zmm0
1036 ; AVX512-NEXT:    retq
1037   %1 = icmp ult <4 x i64> %a, %b
1038   %2 = select <4 x i1> %1, <4 x i64> %a, <4 x i64> %b
1039   ret <4 x i64> %2
1040 }
1041
1042 define <4 x i32> @min_lt_v4i32(<4 x i32> %a, <4 x i32> %b) {
1043 ; SSE2-LABEL: min_lt_v4i32:
1044 ; SSE2:       # %bb.0:
1045 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [2147483648,2147483648,2147483648,2147483648]
1046 ; SSE2-NEXT:    movdqa %xmm0, %xmm3
1047 ; SSE2-NEXT:    pxor %xmm2, %xmm3
1048 ; SSE2-NEXT:    pxor %xmm1, %xmm2
1049 ; SSE2-NEXT:    pcmpgtd %xmm3, %xmm2
1050 ; SSE2-NEXT:    pand %xmm2, %xmm0
1051 ; SSE2-NEXT:    pandn %xmm1, %xmm2
1052 ; SSE2-NEXT:    por %xmm2, %xmm0
1053 ; SSE2-NEXT:    retq
1054 ;
1055 ; SSE41-LABEL: min_lt_v4i32:
1056 ; SSE41:       # %bb.0:
1057 ; SSE41-NEXT:    pminud %xmm1, %xmm0
1058 ; SSE41-NEXT:    retq
1059 ;
1060 ; SSE42-LABEL: min_lt_v4i32:
1061 ; SSE42:       # %bb.0:
1062 ; SSE42-NEXT:    pminud %xmm1, %xmm0
1063 ; SSE42-NEXT:    retq
1064 ;
1065 ; AVX-LABEL: min_lt_v4i32:
1066 ; AVX:       # %bb.0:
1067 ; AVX-NEXT:    vpminud %xmm1, %xmm0, %xmm0
1068 ; AVX-NEXT:    retq
1069   %1 = icmp ult <4 x i32> %a, %b
1070   %2 = select <4 x i1> %1, <4 x i32> %a, <4 x i32> %b
1071   ret <4 x i32> %2
1072 }
1073
1074 define <8 x i32> @min_lt_v8i32(<8 x i32> %a, <8 x i32> %b) {
1075 ; SSE2-LABEL: min_lt_v8i32:
1076 ; SSE2:       # %bb.0:
1077 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [2147483648,2147483648,2147483648,2147483648]
1078 ; SSE2-NEXT:    movdqa %xmm0, %xmm5
1079 ; SSE2-NEXT:    pxor %xmm4, %xmm5
1080 ; SSE2-NEXT:    movdqa %xmm2, %xmm6
1081 ; SSE2-NEXT:    pxor %xmm4, %xmm6
1082 ; SSE2-NEXT:    pcmpgtd %xmm5, %xmm6
1083 ; SSE2-NEXT:    pand %xmm6, %xmm0
1084 ; SSE2-NEXT:    pandn %xmm2, %xmm6
1085 ; SSE2-NEXT:    por %xmm6, %xmm0
1086 ; SSE2-NEXT:    movdqa %xmm1, %xmm2
1087 ; SSE2-NEXT:    pxor %xmm4, %xmm2
1088 ; SSE2-NEXT:    pxor %xmm3, %xmm4
1089 ; SSE2-NEXT:    pcmpgtd %xmm2, %xmm4
1090 ; SSE2-NEXT:    pand %xmm4, %xmm1
1091 ; SSE2-NEXT:    pandn %xmm3, %xmm4
1092 ; SSE2-NEXT:    por %xmm4, %xmm1
1093 ; SSE2-NEXT:    retq
1094 ;
1095 ; SSE41-LABEL: min_lt_v8i32:
1096 ; SSE41:       # %bb.0:
1097 ; SSE41-NEXT:    pminud %xmm2, %xmm0
1098 ; SSE41-NEXT:    pminud %xmm3, %xmm1
1099 ; SSE41-NEXT:    retq
1100 ;
1101 ; SSE42-LABEL: min_lt_v8i32:
1102 ; SSE42:       # %bb.0:
1103 ; SSE42-NEXT:    pminud %xmm2, %xmm0
1104 ; SSE42-NEXT:    pminud %xmm3, %xmm1
1105 ; SSE42-NEXT:    retq
1106 ;
1107 ; AVX1-LABEL: min_lt_v8i32:
1108 ; AVX1:       # %bb.0:
1109 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
1110 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
1111 ; AVX1-NEXT:    vpminud %xmm2, %xmm3, %xmm2
1112 ; AVX1-NEXT:    vpminud %xmm1, %xmm0, %xmm0
1113 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
1114 ; AVX1-NEXT:    retq
1115 ;
1116 ; AVX2-LABEL: min_lt_v8i32:
1117 ; AVX2:       # %bb.0:
1118 ; AVX2-NEXT:    vpminud %ymm1, %ymm0, %ymm0
1119 ; AVX2-NEXT:    retq
1120 ;
1121 ; AVX512-LABEL: min_lt_v8i32:
1122 ; AVX512:       # %bb.0:
1123 ; AVX512-NEXT:    vpminud %ymm1, %ymm0, %ymm0
1124 ; AVX512-NEXT:    retq
1125   %1 = icmp ult <8 x i32> %a, %b
1126   %2 = select <8 x i1> %1, <8 x i32> %a, <8 x i32> %b
1127   ret <8 x i32> %2
1128 }
1129
1130 define <8 x i16> @min_lt_v8i16(<8 x i16> %a, <8 x i16> %b) {
1131 ; SSE2-LABEL: min_lt_v8i16:
1132 ; SSE2:       # %bb.0:
1133 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [32768,32768,32768,32768,32768,32768,32768,32768]
1134 ; SSE2-NEXT:    pxor %xmm2, %xmm1
1135 ; SSE2-NEXT:    pxor %xmm2, %xmm0
1136 ; SSE2-NEXT:    pminsw %xmm1, %xmm0
1137 ; SSE2-NEXT:    pxor %xmm2, %xmm0
1138 ; SSE2-NEXT:    retq
1139 ;
1140 ; SSE41-LABEL: min_lt_v8i16:
1141 ; SSE41:       # %bb.0:
1142 ; SSE41-NEXT:    pminuw %xmm1, %xmm0
1143 ; SSE41-NEXT:    retq
1144 ;
1145 ; SSE42-LABEL: min_lt_v8i16:
1146 ; SSE42:       # %bb.0:
1147 ; SSE42-NEXT:    pminuw %xmm1, %xmm0
1148 ; SSE42-NEXT:    retq
1149 ;
1150 ; AVX-LABEL: min_lt_v8i16:
1151 ; AVX:       # %bb.0:
1152 ; AVX-NEXT:    vpminuw %xmm1, %xmm0, %xmm0
1153 ; AVX-NEXT:    retq
1154   %1 = icmp ult <8 x i16> %a, %b
1155   %2 = select <8 x i1> %1, <8 x i16> %a, <8 x i16> %b
1156   ret <8 x i16> %2
1157 }
1158
1159 define <16 x i16> @min_lt_v16i16(<16 x i16> %a, <16 x i16> %b) {
1160 ; SSE2-LABEL: min_lt_v16i16:
1161 ; SSE2:       # %bb.0:
1162 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [32768,32768,32768,32768,32768,32768,32768,32768]
1163 ; SSE2-NEXT:    pxor %xmm4, %xmm2
1164 ; SSE2-NEXT:    pxor %xmm4, %xmm0
1165 ; SSE2-NEXT:    pminsw %xmm2, %xmm0
1166 ; SSE2-NEXT:    pxor %xmm4, %xmm0
1167 ; SSE2-NEXT:    pxor %xmm4, %xmm3
1168 ; SSE2-NEXT:    pxor %xmm4, %xmm1
1169 ; SSE2-NEXT:    pminsw %xmm3, %xmm1
1170 ; SSE2-NEXT:    pxor %xmm4, %xmm1
1171 ; SSE2-NEXT:    retq
1172 ;
1173 ; SSE41-LABEL: min_lt_v16i16:
1174 ; SSE41:       # %bb.0:
1175 ; SSE41-NEXT:    pminuw %xmm2, %xmm0
1176 ; SSE41-NEXT:    pminuw %xmm3, %xmm1
1177 ; SSE41-NEXT:    retq
1178 ;
1179 ; SSE42-LABEL: min_lt_v16i16:
1180 ; SSE42:       # %bb.0:
1181 ; SSE42-NEXT:    pminuw %xmm2, %xmm0
1182 ; SSE42-NEXT:    pminuw %xmm3, %xmm1
1183 ; SSE42-NEXT:    retq
1184 ;
1185 ; AVX1-LABEL: min_lt_v16i16:
1186 ; AVX1:       # %bb.0:
1187 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
1188 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
1189 ; AVX1-NEXT:    vpminuw %xmm2, %xmm3, %xmm2
1190 ; AVX1-NEXT:    vpminuw %xmm1, %xmm0, %xmm0
1191 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
1192 ; AVX1-NEXT:    retq
1193 ;
1194 ; AVX2-LABEL: min_lt_v16i16:
1195 ; AVX2:       # %bb.0:
1196 ; AVX2-NEXT:    vpminuw %ymm1, %ymm0, %ymm0
1197 ; AVX2-NEXT:    retq
1198 ;
1199 ; AVX512-LABEL: min_lt_v16i16:
1200 ; AVX512:       # %bb.0:
1201 ; AVX512-NEXT:    vpminuw %ymm1, %ymm0, %ymm0
1202 ; AVX512-NEXT:    retq
1203   %1 = icmp ult <16 x i16> %a, %b
1204   %2 = select <16 x i1> %1, <16 x i16> %a, <16 x i16> %b
1205   ret <16 x i16> %2
1206 }
1207
1208 define <16 x i8> @min_lt_v16i8(<16 x i8> %a, <16 x i8> %b) {
1209 ; SSE-LABEL: min_lt_v16i8:
1210 ; SSE:       # %bb.0:
1211 ; SSE-NEXT:    pminub %xmm1, %xmm0
1212 ; SSE-NEXT:    retq
1213 ;
1214 ; AVX-LABEL: min_lt_v16i8:
1215 ; AVX:       # %bb.0:
1216 ; AVX-NEXT:    vpminub %xmm1, %xmm0, %xmm0
1217 ; AVX-NEXT:    retq
1218   %1 = icmp ult <16 x i8> %a, %b
1219   %2 = select <16 x i1> %1, <16 x i8> %a, <16 x i8> %b
1220   ret <16 x i8> %2
1221 }
1222
1223 define <32 x i8> @min_lt_v32i8(<32 x i8> %a, <32 x i8> %b) {
1224 ; SSE-LABEL: min_lt_v32i8:
1225 ; SSE:       # %bb.0:
1226 ; SSE-NEXT:    pminub %xmm2, %xmm0
1227 ; SSE-NEXT:    pminub %xmm3, %xmm1
1228 ; SSE-NEXT:    retq
1229 ;
1230 ; AVX1-LABEL: min_lt_v32i8:
1231 ; AVX1:       # %bb.0:
1232 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
1233 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
1234 ; AVX1-NEXT:    vpminub %xmm2, %xmm3, %xmm2
1235 ; AVX1-NEXT:    vpminub %xmm1, %xmm0, %xmm0
1236 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
1237 ; AVX1-NEXT:    retq
1238 ;
1239 ; AVX2-LABEL: min_lt_v32i8:
1240 ; AVX2:       # %bb.0:
1241 ; AVX2-NEXT:    vpminub %ymm1, %ymm0, %ymm0
1242 ; AVX2-NEXT:    retq
1243 ;
1244 ; AVX512-LABEL: min_lt_v32i8:
1245 ; AVX512:       # %bb.0:
1246 ; AVX512-NEXT:    vpminub %ymm1, %ymm0, %ymm0
1247 ; AVX512-NEXT:    retq
1248   %1 = icmp ult <32 x i8> %a, %b
1249   %2 = select <32 x i1> %1, <32 x i8> %a, <32 x i8> %b
1250   ret <32 x i8> %2
1251 }
1252
1253 ;
1254 ; Unsigned Minimum (LE)
1255 ;
1256
1257 define <2 x i64> @min_le_v2i64(<2 x i64> %a, <2 x i64> %b) {
1258 ; SSE2-LABEL: min_le_v2i64:
1259 ; SSE2:       # %bb.0:
1260 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [9223372039002259456,9223372039002259456]
1261 ; SSE2-NEXT:    movdqa %xmm0, %xmm3
1262 ; SSE2-NEXT:    pxor %xmm2, %xmm3
1263 ; SSE2-NEXT:    pxor %xmm1, %xmm2
1264 ; SSE2-NEXT:    movdqa %xmm2, %xmm4
1265 ; SSE2-NEXT:    pcmpgtd %xmm3, %xmm4
1266 ; SSE2-NEXT:    pshufd {{.*#+}} xmm5 = xmm4[0,0,2,2]
1267 ; SSE2-NEXT:    pcmpeqd %xmm3, %xmm2
1268 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm2[1,1,3,3]
1269 ; SSE2-NEXT:    pand %xmm5, %xmm2
1270 ; SSE2-NEXT:    pshufd {{.*#+}} xmm3 = xmm4[1,1,3,3]
1271 ; SSE2-NEXT:    por %xmm2, %xmm3
1272 ; SSE2-NEXT:    pand %xmm3, %xmm0
1273 ; SSE2-NEXT:    pandn %xmm1, %xmm3
1274 ; SSE2-NEXT:    por %xmm3, %xmm0
1275 ; SSE2-NEXT:    retq
1276 ;
1277 ; SSE41-LABEL: min_le_v2i64:
1278 ; SSE41:       # %bb.0:
1279 ; SSE41-NEXT:    movdqa %xmm0, %xmm2
1280 ; SSE41-NEXT:    movdqa {{.*#+}} xmm3 = [9223372039002259456,9223372039002259456]
1281 ; SSE41-NEXT:    pxor %xmm3, %xmm0
1282 ; SSE41-NEXT:    pxor %xmm1, %xmm3
1283 ; SSE41-NEXT:    movdqa %xmm3, %xmm4
1284 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm4
1285 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm3
1286 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[0,0,2,2]
1287 ; SSE41-NEXT:    pand %xmm4, %xmm0
1288 ; SSE41-NEXT:    por %xmm3, %xmm0
1289 ; SSE41-NEXT:    blendvpd %xmm0, %xmm2, %xmm1
1290 ; SSE41-NEXT:    movapd %xmm1, %xmm0
1291 ; SSE41-NEXT:    retq
1292 ;
1293 ; SSE42-LABEL: min_le_v2i64:
1294 ; SSE42:       # %bb.0:
1295 ; SSE42-NEXT:    movdqa %xmm0, %xmm2
1296 ; SSE42-NEXT:    movdqa {{.*#+}} xmm0 = [9223372036854775808,9223372036854775808]
1297 ; SSE42-NEXT:    movdqa %xmm2, %xmm3
1298 ; SSE42-NEXT:    pxor %xmm0, %xmm3
1299 ; SSE42-NEXT:    pxor %xmm1, %xmm0
1300 ; SSE42-NEXT:    pcmpgtq %xmm3, %xmm0
1301 ; SSE42-NEXT:    blendvpd %xmm0, %xmm2, %xmm1
1302 ; SSE42-NEXT:    movapd %xmm1, %xmm0
1303 ; SSE42-NEXT:    retq
1304 ;
1305 ; AVX1-LABEL: min_le_v2i64:
1306 ; AVX1:       # %bb.0:
1307 ; AVX1-NEXT:    vmovdqa {{.*#+}} xmm2 = [9223372036854775808,9223372036854775808]
1308 ; AVX1-NEXT:    vpxor %xmm2, %xmm0, %xmm3
1309 ; AVX1-NEXT:    vpxor %xmm2, %xmm1, %xmm2
1310 ; AVX1-NEXT:    vpcmpgtq %xmm3, %xmm2, %xmm2
1311 ; AVX1-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
1312 ; AVX1-NEXT:    retq
1313 ;
1314 ; AVX2-LABEL: min_le_v2i64:
1315 ; AVX2:       # %bb.0:
1316 ; AVX2-NEXT:    vmovdqa {{.*#+}} xmm2 = [9223372036854775808,9223372036854775808]
1317 ; AVX2-NEXT:    vpxor %xmm2, %xmm0, %xmm3
1318 ; AVX2-NEXT:    vpxor %xmm2, %xmm1, %xmm2
1319 ; AVX2-NEXT:    vpcmpgtq %xmm3, %xmm2, %xmm2
1320 ; AVX2-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
1321 ; AVX2-NEXT:    retq
1322 ;
1323 ; AVX512-LABEL: min_le_v2i64:
1324 ; AVX512:       # %bb.0:
1325 ; AVX512-NEXT:    # kill: def $xmm1 killed $xmm1 def $zmm1
1326 ; AVX512-NEXT:    # kill: def $xmm0 killed $xmm0 def $zmm0
1327 ; AVX512-NEXT:    vpminuq %zmm1, %zmm0, %zmm0
1328 ; AVX512-NEXT:    # kill: def $xmm0 killed $xmm0 killed $zmm0
1329 ; AVX512-NEXT:    vzeroupper
1330 ; AVX512-NEXT:    retq
1331   %1 = icmp ule <2 x i64> %a, %b
1332   %2 = select <2 x i1> %1, <2 x i64> %a, <2 x i64> %b
1333   ret <2 x i64> %2
1334 }
1335
1336 define <4 x i64> @min_le_v4i64(<4 x i64> %a, <4 x i64> %b) {
1337 ; SSE2-LABEL: min_le_v4i64:
1338 ; SSE2:       # %bb.0:
1339 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [9223372039002259456,9223372039002259456]
1340 ; SSE2-NEXT:    movdqa %xmm0, %xmm5
1341 ; SSE2-NEXT:    pxor %xmm4, %xmm5
1342 ; SSE2-NEXT:    movdqa %xmm2, %xmm6
1343 ; SSE2-NEXT:    pxor %xmm4, %xmm6
1344 ; SSE2-NEXT:    movdqa %xmm6, %xmm7
1345 ; SSE2-NEXT:    pcmpgtd %xmm5, %xmm7
1346 ; SSE2-NEXT:    pshufd {{.*#+}} xmm8 = xmm7[0,0,2,2]
1347 ; SSE2-NEXT:    pcmpeqd %xmm5, %xmm6
1348 ; SSE2-NEXT:    pshufd {{.*#+}} xmm5 = xmm6[1,1,3,3]
1349 ; SSE2-NEXT:    pand %xmm8, %xmm5
1350 ; SSE2-NEXT:    pshufd {{.*#+}} xmm6 = xmm7[1,1,3,3]
1351 ; SSE2-NEXT:    por %xmm5, %xmm6
1352 ; SSE2-NEXT:    pand %xmm6, %xmm0
1353 ; SSE2-NEXT:    pandn %xmm2, %xmm6
1354 ; SSE2-NEXT:    por %xmm6, %xmm0
1355 ; SSE2-NEXT:    movdqa %xmm1, %xmm2
1356 ; SSE2-NEXT:    pxor %xmm4, %xmm2
1357 ; SSE2-NEXT:    pxor %xmm3, %xmm4
1358 ; SSE2-NEXT:    movdqa %xmm4, %xmm5
1359 ; SSE2-NEXT:    pcmpgtd %xmm2, %xmm5
1360 ; SSE2-NEXT:    pshufd {{.*#+}} xmm6 = xmm5[0,0,2,2]
1361 ; SSE2-NEXT:    pcmpeqd %xmm2, %xmm4
1362 ; SSE2-NEXT:    pshufd {{.*#+}} xmm2 = xmm4[1,1,3,3]
1363 ; SSE2-NEXT:    pand %xmm6, %xmm2
1364 ; SSE2-NEXT:    pshufd {{.*#+}} xmm4 = xmm5[1,1,3,3]
1365 ; SSE2-NEXT:    por %xmm2, %xmm4
1366 ; SSE2-NEXT:    pand %xmm4, %xmm1
1367 ; SSE2-NEXT:    pandn %xmm3, %xmm4
1368 ; SSE2-NEXT:    por %xmm4, %xmm1
1369 ; SSE2-NEXT:    retq
1370 ;
1371 ; SSE41-LABEL: min_le_v4i64:
1372 ; SSE41:       # %bb.0:
1373 ; SSE41-NEXT:    movdqa %xmm0, %xmm4
1374 ; SSE41-NEXT:    movdqa {{.*#+}} xmm5 = [9223372039002259456,9223372039002259456]
1375 ; SSE41-NEXT:    pxor %xmm5, %xmm0
1376 ; SSE41-NEXT:    movdqa %xmm2, %xmm6
1377 ; SSE41-NEXT:    pxor %xmm5, %xmm6
1378 ; SSE41-NEXT:    movdqa %xmm6, %xmm7
1379 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm7
1380 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm6
1381 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm6[0,0,2,2]
1382 ; SSE41-NEXT:    pand %xmm7, %xmm0
1383 ; SSE41-NEXT:    por %xmm6, %xmm0
1384 ; SSE41-NEXT:    blendvpd %xmm0, %xmm4, %xmm2
1385 ; SSE41-NEXT:    movdqa %xmm1, %xmm0
1386 ; SSE41-NEXT:    pxor %xmm5, %xmm0
1387 ; SSE41-NEXT:    pxor %xmm3, %xmm5
1388 ; SSE41-NEXT:    movdqa %xmm5, %xmm4
1389 ; SSE41-NEXT:    pcmpeqd %xmm0, %xmm4
1390 ; SSE41-NEXT:    pcmpgtd %xmm0, %xmm5
1391 ; SSE41-NEXT:    pshufd {{.*#+}} xmm0 = xmm5[0,0,2,2]
1392 ; SSE41-NEXT:    pand %xmm4, %xmm0
1393 ; SSE41-NEXT:    por %xmm5, %xmm0
1394 ; SSE41-NEXT:    blendvpd %xmm0, %xmm1, %xmm3
1395 ; SSE41-NEXT:    movapd %xmm2, %xmm0
1396 ; SSE41-NEXT:    movapd %xmm3, %xmm1
1397 ; SSE41-NEXT:    retq
1398 ;
1399 ; SSE42-LABEL: min_le_v4i64:
1400 ; SSE42:       # %bb.0:
1401 ; SSE42-NEXT:    movdqa %xmm0, %xmm4
1402 ; SSE42-NEXT:    movdqa {{.*#+}} xmm5 = [9223372036854775808,9223372036854775808]
1403 ; SSE42-NEXT:    movdqa %xmm0, %xmm6
1404 ; SSE42-NEXT:    pxor %xmm5, %xmm6
1405 ; SSE42-NEXT:    movdqa %xmm2, %xmm0
1406 ; SSE42-NEXT:    pxor %xmm5, %xmm0
1407 ; SSE42-NEXT:    pcmpgtq %xmm6, %xmm0
1408 ; SSE42-NEXT:    blendvpd %xmm0, %xmm4, %xmm2
1409 ; SSE42-NEXT:    movdqa %xmm1, %xmm0
1410 ; SSE42-NEXT:    pxor %xmm5, %xmm0
1411 ; SSE42-NEXT:    pxor %xmm3, %xmm5
1412 ; SSE42-NEXT:    pcmpgtq %xmm0, %xmm5
1413 ; SSE42-NEXT:    movdqa %xmm5, %xmm0
1414 ; SSE42-NEXT:    blendvpd %xmm0, %xmm1, %xmm3
1415 ; SSE42-NEXT:    movapd %xmm2, %xmm0
1416 ; SSE42-NEXT:    movapd %xmm3, %xmm1
1417 ; SSE42-NEXT:    retq
1418 ;
1419 ; AVX1-LABEL: min_le_v4i64:
1420 ; AVX1:       # %bb.0:
1421 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm2
1422 ; AVX1-NEXT:    vmovdqa {{.*#+}} xmm3 = [9223372036854775808,9223372036854775808]
1423 ; AVX1-NEXT:    vpxor %xmm3, %xmm2, %xmm2
1424 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm4
1425 ; AVX1-NEXT:    vpxor %xmm3, %xmm4, %xmm4
1426 ; AVX1-NEXT:    vpcmpgtq %xmm2, %xmm4, %xmm2
1427 ; AVX1-NEXT:    vpxor %xmm3, %xmm0, %xmm4
1428 ; AVX1-NEXT:    vpxor %xmm3, %xmm1, %xmm3
1429 ; AVX1-NEXT:    vpcmpgtq %xmm4, %xmm3, %xmm3
1430 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm3, %ymm2
1431 ; AVX1-NEXT:    vblendvpd %ymm2, %ymm0, %ymm1, %ymm0
1432 ; AVX1-NEXT:    retq
1433 ;
1434 ; AVX2-LABEL: min_le_v4i64:
1435 ; AVX2:       # %bb.0:
1436 ; AVX2-NEXT:    vpbroadcastq {{.*#+}} ymm2 = [9223372036854775808,9223372036854775808,9223372036854775808,9223372036854775808]
1437 ; AVX2-NEXT:    vpxor %ymm2, %ymm0, %ymm3
1438 ; AVX2-NEXT:    vpxor %ymm2, %ymm1, %ymm2
1439 ; AVX2-NEXT:    vpcmpgtq %ymm3, %ymm2, %ymm2
1440 ; AVX2-NEXT:    vblendvpd %ymm2, %ymm0, %ymm1, %ymm0
1441 ; AVX2-NEXT:    retq
1442 ;
1443 ; AVX512-LABEL: min_le_v4i64:
1444 ; AVX512:       # %bb.0:
1445 ; AVX512-NEXT:    # kill: def $ymm1 killed $ymm1 def $zmm1
1446 ; AVX512-NEXT:    # kill: def $ymm0 killed $ymm0 def $zmm0
1447 ; AVX512-NEXT:    vpminuq %zmm1, %zmm0, %zmm0
1448 ; AVX512-NEXT:    # kill: def $ymm0 killed $ymm0 killed $zmm0
1449 ; AVX512-NEXT:    retq
1450   %1 = icmp ule <4 x i64> %a, %b
1451   %2 = select <4 x i1> %1, <4 x i64> %a, <4 x i64> %b
1452   ret <4 x i64> %2
1453 }
1454
1455 define <4 x i32> @min_le_v4i32(<4 x i32> %a, <4 x i32> %b) {
1456 ; SSE2-LABEL: min_le_v4i32:
1457 ; SSE2:       # %bb.0:
1458 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [2147483648,2147483648,2147483648,2147483648]
1459 ; SSE2-NEXT:    movdqa %xmm0, %xmm3
1460 ; SSE2-NEXT:    pxor %xmm2, %xmm3
1461 ; SSE2-NEXT:    pxor %xmm1, %xmm2
1462 ; SSE2-NEXT:    pcmpgtd %xmm3, %xmm2
1463 ; SSE2-NEXT:    pand %xmm2, %xmm0
1464 ; SSE2-NEXT:    pandn %xmm1, %xmm2
1465 ; SSE2-NEXT:    por %xmm2, %xmm0
1466 ; SSE2-NEXT:    retq
1467 ;
1468 ; SSE41-LABEL: min_le_v4i32:
1469 ; SSE41:       # %bb.0:
1470 ; SSE41-NEXT:    pminud %xmm1, %xmm0
1471 ; SSE41-NEXT:    retq
1472 ;
1473 ; SSE42-LABEL: min_le_v4i32:
1474 ; SSE42:       # %bb.0:
1475 ; SSE42-NEXT:    pminud %xmm1, %xmm0
1476 ; SSE42-NEXT:    retq
1477 ;
1478 ; AVX-LABEL: min_le_v4i32:
1479 ; AVX:       # %bb.0:
1480 ; AVX-NEXT:    vpminud %xmm1, %xmm0, %xmm0
1481 ; AVX-NEXT:    retq
1482   %1 = icmp ule <4 x i32> %a, %b
1483   %2 = select <4 x i1> %1, <4 x i32> %a, <4 x i32> %b
1484   ret <4 x i32> %2
1485 }
1486
1487 define <8 x i32> @min_le_v8i32(<8 x i32> %a, <8 x i32> %b) {
1488 ; SSE2-LABEL: min_le_v8i32:
1489 ; SSE2:       # %bb.0:
1490 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [2147483648,2147483648,2147483648,2147483648]
1491 ; SSE2-NEXT:    movdqa %xmm0, %xmm5
1492 ; SSE2-NEXT:    pxor %xmm4, %xmm5
1493 ; SSE2-NEXT:    movdqa %xmm2, %xmm6
1494 ; SSE2-NEXT:    pxor %xmm4, %xmm6
1495 ; SSE2-NEXT:    pcmpgtd %xmm5, %xmm6
1496 ; SSE2-NEXT:    pand %xmm6, %xmm0
1497 ; SSE2-NEXT:    pandn %xmm2, %xmm6
1498 ; SSE2-NEXT:    por %xmm6, %xmm0
1499 ; SSE2-NEXT:    movdqa %xmm1, %xmm2
1500 ; SSE2-NEXT:    pxor %xmm4, %xmm2
1501 ; SSE2-NEXT:    pxor %xmm3, %xmm4
1502 ; SSE2-NEXT:    pcmpgtd %xmm2, %xmm4
1503 ; SSE2-NEXT:    pand %xmm4, %xmm1
1504 ; SSE2-NEXT:    pandn %xmm3, %xmm4
1505 ; SSE2-NEXT:    por %xmm4, %xmm1
1506 ; SSE2-NEXT:    retq
1507 ;
1508 ; SSE41-LABEL: min_le_v8i32:
1509 ; SSE41:       # %bb.0:
1510 ; SSE41-NEXT:    pminud %xmm2, %xmm0
1511 ; SSE41-NEXT:    pminud %xmm3, %xmm1
1512 ; SSE41-NEXT:    retq
1513 ;
1514 ; SSE42-LABEL: min_le_v8i32:
1515 ; SSE42:       # %bb.0:
1516 ; SSE42-NEXT:    pminud %xmm2, %xmm0
1517 ; SSE42-NEXT:    pminud %xmm3, %xmm1
1518 ; SSE42-NEXT:    retq
1519 ;
1520 ; AVX1-LABEL: min_le_v8i32:
1521 ; AVX1:       # %bb.0:
1522 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
1523 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
1524 ; AVX1-NEXT:    vpminud %xmm2, %xmm3, %xmm2
1525 ; AVX1-NEXT:    vpminud %xmm1, %xmm0, %xmm0
1526 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
1527 ; AVX1-NEXT:    retq
1528 ;
1529 ; AVX2-LABEL: min_le_v8i32:
1530 ; AVX2:       # %bb.0:
1531 ; AVX2-NEXT:    vpminud %ymm1, %ymm0, %ymm0
1532 ; AVX2-NEXT:    retq
1533 ;
1534 ; AVX512-LABEL: min_le_v8i32:
1535 ; AVX512:       # %bb.0:
1536 ; AVX512-NEXT:    vpminud %ymm1, %ymm0, %ymm0
1537 ; AVX512-NEXT:    retq
1538   %1 = icmp ule <8 x i32> %a, %b
1539   %2 = select <8 x i1> %1, <8 x i32> %a, <8 x i32> %b
1540   ret <8 x i32> %2
1541 }
1542
1543 define <8 x i16> @min_le_v8i16(<8 x i16> %a, <8 x i16> %b) {
1544 ; SSE2-LABEL: min_le_v8i16:
1545 ; SSE2:       # %bb.0:
1546 ; SSE2-NEXT:    movdqa {{.*#+}} xmm2 = [32768,32768,32768,32768,32768,32768,32768,32768]
1547 ; SSE2-NEXT:    pxor %xmm2, %xmm1
1548 ; SSE2-NEXT:    pxor %xmm2, %xmm0
1549 ; SSE2-NEXT:    pminsw %xmm1, %xmm0
1550 ; SSE2-NEXT:    pxor %xmm2, %xmm0
1551 ; SSE2-NEXT:    retq
1552 ;
1553 ; SSE41-LABEL: min_le_v8i16:
1554 ; SSE41:       # %bb.0:
1555 ; SSE41-NEXT:    pminuw %xmm1, %xmm0
1556 ; SSE41-NEXT:    retq
1557 ;
1558 ; SSE42-LABEL: min_le_v8i16:
1559 ; SSE42:       # %bb.0:
1560 ; SSE42-NEXT:    pminuw %xmm1, %xmm0
1561 ; SSE42-NEXT:    retq
1562 ;
1563 ; AVX-LABEL: min_le_v8i16:
1564 ; AVX:       # %bb.0:
1565 ; AVX-NEXT:    vpminuw %xmm1, %xmm0, %xmm0
1566 ; AVX-NEXT:    retq
1567   %1 = icmp ule <8 x i16> %a, %b
1568   %2 = select <8 x i1> %1, <8 x i16> %a, <8 x i16> %b
1569   ret <8 x i16> %2
1570 }
1571
1572 define <16 x i16> @min_le_v16i16(<16 x i16> %a, <16 x i16> %b) {
1573 ; SSE2-LABEL: min_le_v16i16:
1574 ; SSE2:       # %bb.0:
1575 ; SSE2-NEXT:    movdqa {{.*#+}} xmm4 = [32768,32768,32768,32768,32768,32768,32768,32768]
1576 ; SSE2-NEXT:    pxor %xmm4, %xmm2
1577 ; SSE2-NEXT:    pxor %xmm4, %xmm0
1578 ; SSE2-NEXT:    pminsw %xmm2, %xmm0
1579 ; SSE2-NEXT:    pxor %xmm4, %xmm0
1580 ; SSE2-NEXT:    pxor %xmm4, %xmm3
1581 ; SSE2-NEXT:    pxor %xmm4, %xmm1
1582 ; SSE2-NEXT:    pminsw %xmm3, %xmm1
1583 ; SSE2-NEXT:    pxor %xmm4, %xmm1
1584 ; SSE2-NEXT:    retq
1585 ;
1586 ; SSE41-LABEL: min_le_v16i16:
1587 ; SSE41:       # %bb.0:
1588 ; SSE41-NEXT:    pminuw %xmm2, %xmm0
1589 ; SSE41-NEXT:    pminuw %xmm3, %xmm1
1590 ; SSE41-NEXT:    retq
1591 ;
1592 ; SSE42-LABEL: min_le_v16i16:
1593 ; SSE42:       # %bb.0:
1594 ; SSE42-NEXT:    pminuw %xmm2, %xmm0
1595 ; SSE42-NEXT:    pminuw %xmm3, %xmm1
1596 ; SSE42-NEXT:    retq
1597 ;
1598 ; AVX1-LABEL: min_le_v16i16:
1599 ; AVX1:       # %bb.0:
1600 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
1601 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
1602 ; AVX1-NEXT:    vpminuw %xmm2, %xmm3, %xmm2
1603 ; AVX1-NEXT:    vpminuw %xmm1, %xmm0, %xmm0
1604 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
1605 ; AVX1-NEXT:    retq
1606 ;
1607 ; AVX2-LABEL: min_le_v16i16:
1608 ; AVX2:       # %bb.0:
1609 ; AVX2-NEXT:    vpminuw %ymm1, %ymm0, %ymm0
1610 ; AVX2-NEXT:    retq
1611 ;
1612 ; AVX512-LABEL: min_le_v16i16:
1613 ; AVX512:       # %bb.0:
1614 ; AVX512-NEXT:    vpminuw %ymm1, %ymm0, %ymm0
1615 ; AVX512-NEXT:    retq
1616   %1 = icmp ule <16 x i16> %a, %b
1617   %2 = select <16 x i1> %1, <16 x i16> %a, <16 x i16> %b
1618   ret <16 x i16> %2
1619 }
1620
1621 define <16 x i8> @min_le_v16i8(<16 x i8> %a, <16 x i8> %b) {
1622 ; SSE-LABEL: min_le_v16i8:
1623 ; SSE:       # %bb.0:
1624 ; SSE-NEXT:    pminub %xmm1, %xmm0
1625 ; SSE-NEXT:    retq
1626 ;
1627 ; AVX-LABEL: min_le_v16i8:
1628 ; AVX:       # %bb.0:
1629 ; AVX-NEXT:    vpminub %xmm1, %xmm0, %xmm0
1630 ; AVX-NEXT:    retq
1631   %1 = icmp ule <16 x i8> %a, %b
1632   %2 = select <16 x i1> %1, <16 x i8> %a, <16 x i8> %b
1633   ret <16 x i8> %2
1634 }
1635
1636 define <32 x i8> @min_le_v32i8(<32 x i8> %a, <32 x i8> %b) {
1637 ; SSE-LABEL: min_le_v32i8:
1638 ; SSE:       # %bb.0:
1639 ; SSE-NEXT:    pminub %xmm2, %xmm0
1640 ; SSE-NEXT:    pminub %xmm3, %xmm1
1641 ; SSE-NEXT:    retq
1642 ;
1643 ; AVX1-LABEL: min_le_v32i8:
1644 ; AVX1:       # %bb.0:
1645 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm2
1646 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
1647 ; AVX1-NEXT:    vpminub %xmm2, %xmm3, %xmm2
1648 ; AVX1-NEXT:    vpminub %xmm1, %xmm0, %xmm0
1649 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
1650 ; AVX1-NEXT:    retq
1651 ;
1652 ; AVX2-LABEL: min_le_v32i8:
1653 ; AVX2:       # %bb.0:
1654 ; AVX2-NEXT:    vpminub %ymm1, %ymm0, %ymm0
1655 ; AVX2-NEXT:    retq
1656 ;
1657 ; AVX512-LABEL: min_le_v32i8:
1658 ; AVX512:       # %bb.0:
1659 ; AVX512-NEXT:    vpminub %ymm1, %ymm0, %ymm0
1660 ; AVX512-NEXT:    retq
1661   %1 = icmp ule <32 x i8> %a, %b
1662   %2 = select <32 x i1> %1, <32 x i8> %a, <32 x i8> %b
1663   ret <32 x i8> %2
1664 }
1665
1666 ;
1667 ; Constant Folding
1668 ;
1669
1670 define <2 x i64> @max_gt_v2i64c() {
1671 ; SSE-LABEL: max_gt_v2i64c:
1672 ; SSE:       # %bb.0:
1673 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [18446744073709551615,7]
1674 ; SSE-NEXT:    retq
1675 ;
1676 ; AVX-LABEL: max_gt_v2i64c:
1677 ; AVX:       # %bb.0:
1678 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [18446744073709551615,7]
1679 ; AVX-NEXT:    retq
1680   %1 = insertelement <2 x i64> <i64 -7, i64 7>, i64 -7, i32 0
1681   %2 = insertelement <2 x i64> <i64 -1, i64 1>, i64 -1, i32 0
1682   %3 = icmp ugt <2 x i64> %1, %2
1683   %4 = select <2 x i1> %3, <2 x i64> %1, <2 x i64> %2
1684   ret <2 x i64> %4
1685 }
1686
1687 define <4 x i64> @max_gt_v4i64c() {
1688 ; SSE-LABEL: max_gt_v4i64c:
1689 ; SSE:       # %bb.0:
1690 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [7,7]
1691 ; SSE-NEXT:    pcmpeqd %xmm0, %xmm0
1692 ; SSE-NEXT:    retq
1693 ;
1694 ; AVX-LABEL: max_gt_v4i64c:
1695 ; AVX:       # %bb.0:
1696 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [18446744073709551615,18446744073709551615,7,7]
1697 ; AVX-NEXT:    retq
1698   %1 = insertelement <4 x i64> <i64 -7, i64 -1, i64 1, i64 7>, i64 -7, i32 0
1699   %2 = insertelement <4 x i64> <i64 -1, i64 -7, i64 7, i64 1>, i64 -1, i32 0
1700   %3 = icmp ugt <4 x i64> %1, %2
1701   %4 = select <4 x i1> %3, <4 x i64> %1, <4 x i64> %2
1702   ret <4 x i64> %4
1703 }
1704
1705 define <4 x i32> @max_gt_v4i32c() {
1706 ; SSE-LABEL: max_gt_v4i32c:
1707 ; SSE:       # %bb.0:
1708 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [4294967295,4294967295,7,7]
1709 ; SSE-NEXT:    retq
1710 ;
1711 ; AVX-LABEL: max_gt_v4i32c:
1712 ; AVX:       # %bb.0:
1713 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [4294967295,4294967295,7,7]
1714 ; AVX-NEXT:    retq
1715   %1 = insertelement <4 x i32> <i32 -7, i32 -1, i32 1, i32 7>, i32 -7, i32 0
1716   %2 = insertelement <4 x i32> <i32 -1, i32 -7, i32 7, i32 1>, i32 -1, i32 0
1717   %3 = icmp ugt <4 x i32> %1, %2
1718   %4 = select <4 x i1> %3, <4 x i32> %1, <4 x i32> %2
1719   ret <4 x i32> %4
1720 }
1721
1722 define <8 x i32> @max_gt_v8i32c() {
1723 ; SSE-LABEL: max_gt_v8i32c:
1724 ; SSE:       # %bb.0:
1725 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [4294967295,4294967293,4294967293,4294967295]
1726 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [7,5,5,7]
1727 ; SSE-NEXT:    retq
1728 ;
1729 ; AVX-LABEL: max_gt_v8i32c:
1730 ; AVX:       # %bb.0:
1731 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [4294967295,4294967293,4294967293,4294967295,7,5,5,7]
1732 ; AVX-NEXT:    retq
1733   %1 = insertelement <8 x i32> <i32 -7, i32 -5, i32 -3, i32 -1, i32 1, i32 3, i32 5, i32 7>, i32 -7, i32 0
1734   %2 = insertelement <8 x i32> <i32 -1, i32 -3, i32 -5, i32 -7, i32 7, i32 5, i32 3, i32 1>, i32 -1, i32 0
1735   %3 = icmp ugt <8 x i32> %1, %2
1736   %4 = select <8 x i1> %3, <8 x i32> %1, <8 x i32> %2
1737   ret <8 x i32> %4
1738 }
1739
1740 define <8 x i16> @max_gt_v8i16c() {
1741 ; SSE-LABEL: max_gt_v8i16c:
1742 ; SSE:       # %bb.0:
1743 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [65535,65533,65533,65535,7,5,5,7]
1744 ; SSE-NEXT:    retq
1745 ;
1746 ; AVX-LABEL: max_gt_v8i16c:
1747 ; AVX:       # %bb.0:
1748 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [65535,65533,65533,65535,7,5,5,7]
1749 ; AVX-NEXT:    retq
1750   %1 = insertelement <8 x i16> <i16 -7, i16 -5, i16 -3, i16 -1, i16 1, i16 3, i16 5, i16 7>, i16 -7, i32 0
1751   %2 = insertelement <8 x i16> <i16 -1, i16 -3, i16 -5, i16 -7, i16 7, i16 5, i16 3, i16 1>, i16 -1, i32 0
1752   %3 = icmp ugt <8 x i16> %1, %2
1753   %4 = select <8 x i1> %3, <8 x i16> %1, <8 x i16> %2
1754   ret <8 x i16> %4
1755 }
1756
1757 define <16 x i16> @max_gt_v16i16c() {
1758 ; SSE-LABEL: max_gt_v16i16c:
1759 ; SSE:       # %bb.0:
1760 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [65535,65534,65533,65532,65533,65534,65535,0]
1761 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [7,6,5,4,5,6,7,8]
1762 ; SSE-NEXT:    retq
1763 ;
1764 ; AVX-LABEL: max_gt_v16i16c:
1765 ; AVX:       # %bb.0:
1766 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [65535,65534,65533,65532,65533,65534,65535,0,7,6,5,4,5,6,7,8]
1767 ; AVX-NEXT:    retq
1768   %1 = insertelement <16 x i16> <i16 -7, i16 -6, i16 -5, i16 -4, i16 -3, i16 -2, i16 -1, i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7, i16 8>, i16 -7, i32 0
1769   %2 = insertelement <16 x i16> <i16 -1, i16 -2, i16 -3, i16 -4, i16 -5, i16 -6, i16 -7, i16 0, i16 7, i16 6, i16 5, i16 4, i16 3, i16 2, i16 1, i16 0>, i16 -1, i32 0
1770   %3 = icmp ugt <16 x i16> %1, %2
1771   %4 = select <16 x i1> %3, <16 x i16> %1, <16 x i16> %2
1772   ret <16 x i16> %4
1773 }
1774
1775 define <16 x i8> @max_gt_v16i8c() {
1776 ; SSE-LABEL: max_gt_v16i8c:
1777 ; SSE:       # %bb.0:
1778 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [255,254,253,252,253,254,255,0,7,6,5,4,5,6,7,8]
1779 ; SSE-NEXT:    retq
1780 ;
1781 ; AVX-LABEL: max_gt_v16i8c:
1782 ; AVX:       # %bb.0:
1783 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [255,254,253,252,253,254,255,0,7,6,5,4,5,6,7,8]
1784 ; AVX-NEXT:    retq
1785   %1 = insertelement <16 x i8> <i8 -7, i8 -6, i8 -5, i8 -4, i8 -3, i8 -2, i8 -1, i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8>, i8 -7, i32 0
1786   %2 = insertelement <16 x i8> <i8 -1, i8 -2, i8 -3, i8 -4, i8 -5, i8 -6, i8 -7, i8 0, i8 7, i8 6, i8 5, i8 4, i8 3, i8 2, i8 1, i8 0>, i8 -1, i32 0
1787   %3 = icmp ugt <16 x i8> %1, %2
1788   %4 = select <16 x i1> %3, <16 x i8> %1, <16 x i8> %2
1789   ret <16 x i8> %4
1790 }
1791
1792 define <2 x i64> @max_ge_v2i64c() {
1793 ; SSE-LABEL: max_ge_v2i64c:
1794 ; SSE:       # %bb.0:
1795 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [18446744073709551615,7]
1796 ; SSE-NEXT:    retq
1797 ;
1798 ; AVX-LABEL: max_ge_v2i64c:
1799 ; AVX:       # %bb.0:
1800 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [18446744073709551615,7]
1801 ; AVX-NEXT:    retq
1802   %1 = insertelement <2 x i64> <i64 -7, i64 7>, i64 -7, i32 0
1803   %2 = insertelement <2 x i64> <i64 -1, i64 1>, i64 -1, i32 0
1804   %3 = icmp uge <2 x i64> %1, %2
1805   %4 = select <2 x i1> %3, <2 x i64> %1, <2 x i64> %2
1806   ret <2 x i64> %4
1807 }
1808
1809 define <4 x i64> @max_ge_v4i64c() {
1810 ; SSE-LABEL: max_ge_v4i64c:
1811 ; SSE:       # %bb.0:
1812 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [7,7]
1813 ; SSE-NEXT:    pcmpeqd %xmm0, %xmm0
1814 ; SSE-NEXT:    retq
1815 ;
1816 ; AVX-LABEL: max_ge_v4i64c:
1817 ; AVX:       # %bb.0:
1818 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [18446744073709551615,18446744073709551615,7,7]
1819 ; AVX-NEXT:    retq
1820   %1 = insertelement <4 x i64> <i64 -7, i64 -1, i64 1, i64 7>, i64 -7, i32 0
1821   %2 = insertelement <4 x i64> <i64 -1, i64 -7, i64 7, i64 1>, i64 -1, i32 0
1822   %3 = icmp uge <4 x i64> %1, %2
1823   %4 = select <4 x i1> %3, <4 x i64> %1, <4 x i64> %2
1824   ret <4 x i64> %4
1825 }
1826
1827 define <4 x i32> @max_ge_v4i32c() {
1828 ; SSE-LABEL: max_ge_v4i32c:
1829 ; SSE:       # %bb.0:
1830 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [4294967295,4294967295,7,7]
1831 ; SSE-NEXT:    retq
1832 ;
1833 ; AVX-LABEL: max_ge_v4i32c:
1834 ; AVX:       # %bb.0:
1835 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [4294967295,4294967295,7,7]
1836 ; AVX-NEXT:    retq
1837   %1 = insertelement <4 x i32> <i32 -7, i32 -1, i32 1, i32 7>, i32 -7, i32 0
1838   %2 = insertelement <4 x i32> <i32 -1, i32 -7, i32 7, i32 1>, i32 -1, i32 0
1839   %3 = icmp uge <4 x i32> %1, %2
1840   %4 = select <4 x i1> %3, <4 x i32> %1, <4 x i32> %2
1841   ret <4 x i32> %4
1842 }
1843
1844 define <8 x i32> @max_ge_v8i32c() {
1845 ; SSE-LABEL: max_ge_v8i32c:
1846 ; SSE:       # %bb.0:
1847 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [4294967295,4294967293,4294967293,4294967295]
1848 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [7,5,5,7]
1849 ; SSE-NEXT:    retq
1850 ;
1851 ; AVX-LABEL: max_ge_v8i32c:
1852 ; AVX:       # %bb.0:
1853 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [4294967295,4294967293,4294967293,4294967295,7,5,5,7]
1854 ; AVX-NEXT:    retq
1855   %1 = insertelement <8 x i32> <i32 -7, i32 -5, i32 -3, i32 -1, i32 1, i32 3, i32 5, i32 7>, i32 -7, i32 0
1856   %2 = insertelement <8 x i32> <i32 -1, i32 -3, i32 -5, i32 -7, i32 7, i32 5, i32 3, i32 1>, i32 -1, i32 0
1857   %3 = icmp uge <8 x i32> %1, %2
1858   %4 = select <8 x i1> %3, <8 x i32> %1, <8 x i32> %2
1859   ret <8 x i32> %4
1860 }
1861
1862 define <8 x i16> @max_ge_v8i16c() {
1863 ; SSE-LABEL: max_ge_v8i16c:
1864 ; SSE:       # %bb.0:
1865 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [65535,65533,65533,65535,7,5,5,7]
1866 ; SSE-NEXT:    retq
1867 ;
1868 ; AVX-LABEL: max_ge_v8i16c:
1869 ; AVX:       # %bb.0:
1870 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [65535,65533,65533,65535,7,5,5,7]
1871 ; AVX-NEXT:    retq
1872   %1 = insertelement <8 x i16> <i16 -7, i16 -5, i16 -3, i16 -1, i16 1, i16 3, i16 5, i16 7>, i16 -7, i32 0
1873   %2 = insertelement <8 x i16> <i16 -1, i16 -3, i16 -5, i16 -7, i16 7, i16 5, i16 3, i16 1>, i16 -1, i32 0
1874   %3 = icmp uge <8 x i16> %1, %2
1875   %4 = select <8 x i1> %3, <8 x i16> %1, <8 x i16> %2
1876   ret <8 x i16> %4
1877 }
1878
1879 define <16 x i16> @max_ge_v16i16c() {
1880 ; SSE-LABEL: max_ge_v16i16c:
1881 ; SSE:       # %bb.0:
1882 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [65535,65534,65533,65532,65533,65534,65535,0]
1883 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [7,6,5,4,5,6,7,8]
1884 ; SSE-NEXT:    retq
1885 ;
1886 ; AVX-LABEL: max_ge_v16i16c:
1887 ; AVX:       # %bb.0:
1888 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [65535,65534,65533,65532,65533,65534,65535,0,7,6,5,4,5,6,7,8]
1889 ; AVX-NEXT:    retq
1890   %1 = insertelement <16 x i16> <i16 -7, i16 -6, i16 -5, i16 -4, i16 -3, i16 -2, i16 -1, i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7, i16 8>, i16 -7, i32 0
1891   %2 = insertelement <16 x i16> <i16 -1, i16 -2, i16 -3, i16 -4, i16 -5, i16 -6, i16 -7, i16 0, i16 7, i16 6, i16 5, i16 4, i16 3, i16 2, i16 1, i16 0>, i16 -1, i32 0
1892   %3 = icmp uge <16 x i16> %1, %2
1893   %4 = select <16 x i1> %3, <16 x i16> %1, <16 x i16> %2
1894   ret <16 x i16> %4
1895 }
1896
1897 define <16 x i8> @max_ge_v16i8c() {
1898 ; SSE-LABEL: max_ge_v16i8c:
1899 ; SSE:       # %bb.0:
1900 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [255,254,253,252,253,254,255,0,7,6,5,4,5,6,7,8]
1901 ; SSE-NEXT:    retq
1902 ;
1903 ; AVX-LABEL: max_ge_v16i8c:
1904 ; AVX:       # %bb.0:
1905 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [255,254,253,252,253,254,255,0,7,6,5,4,5,6,7,8]
1906 ; AVX-NEXT:    retq
1907   %1 = insertelement <16 x i8> <i8 -7, i8 -6, i8 -5, i8 -4, i8 -3, i8 -2, i8 -1, i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8>, i8 -7, i32 0
1908   %2 = insertelement <16 x i8> <i8 -1, i8 -2, i8 -3, i8 -4, i8 -5, i8 -6, i8 -7, i8 0, i8 7, i8 6, i8 5, i8 4, i8 3, i8 2, i8 1, i8 0>, i8 -1, i32 0
1909   %3 = icmp uge <16 x i8> %1, %2
1910   %4 = select <16 x i1> %3, <16 x i8> %1, <16 x i8> %2
1911   ret <16 x i8> %4
1912 }
1913
1914 define <2 x i64> @min_lt_v2i64c() {
1915 ; SSE-LABEL: min_lt_v2i64c:
1916 ; SSE:       # %bb.0:
1917 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [18446744073709551609,1]
1918 ; SSE-NEXT:    retq
1919 ;
1920 ; AVX-LABEL: min_lt_v2i64c:
1921 ; AVX:       # %bb.0:
1922 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [18446744073709551609,1]
1923 ; AVX-NEXT:    retq
1924   %1 = insertelement <2 x i64> <i64 -7, i64 7>, i64 -7, i32 0
1925   %2 = insertelement <2 x i64> <i64 -1, i64 1>, i64 -1, i32 0
1926   %3 = icmp ult <2 x i64> %1, %2
1927   %4 = select <2 x i1> %3, <2 x i64> %1, <2 x i64> %2
1928   ret <2 x i64> %4
1929 }
1930
1931 define <4 x i64> @min_lt_v4i64c() {
1932 ; SSE-LABEL: min_lt_v4i64c:
1933 ; SSE:       # %bb.0:
1934 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [18446744073709551609,18446744073709551609]
1935 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [1,1]
1936 ; SSE-NEXT:    retq
1937 ;
1938 ; AVX-LABEL: min_lt_v4i64c:
1939 ; AVX:       # %bb.0:
1940 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [18446744073709551609,18446744073709551609,1,1]
1941 ; AVX-NEXT:    retq
1942   %1 = insertelement <4 x i64> <i64 -7, i64 -1, i64 1, i64 7>, i64 -7, i32 0
1943   %2 = insertelement <4 x i64> <i64 -1, i64 -7, i64 7, i64 1>, i64 -1, i32 0
1944   %3 = icmp ult <4 x i64> %1, %2
1945   %4 = select <4 x i1> %3, <4 x i64> %1, <4 x i64> %2
1946   ret <4 x i64> %4
1947 }
1948
1949 define <4 x i32> @min_lt_v4i32c() {
1950 ; SSE-LABEL: min_lt_v4i32c:
1951 ; SSE:       # %bb.0:
1952 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [4294967289,4294967289,1,1]
1953 ; SSE-NEXT:    retq
1954 ;
1955 ; AVX-LABEL: min_lt_v4i32c:
1956 ; AVX:       # %bb.0:
1957 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [4294967289,4294967289,1,1]
1958 ; AVX-NEXT:    retq
1959   %1 = insertelement <4 x i32> <i32 -7, i32 -1, i32 1, i32 7>, i32 -7, i32 0
1960   %2 = insertelement <4 x i32> <i32 -1, i32 -7, i32 7, i32 1>, i32 -1, i32 0
1961   %3 = icmp ult <4 x i32> %1, %2
1962   %4 = select <4 x i1> %3, <4 x i32> %1, <4 x i32> %2
1963   ret <4 x i32> %4
1964 }
1965
1966 define <8 x i32> @min_lt_v8i32c() {
1967 ; SSE-LABEL: min_lt_v8i32c:
1968 ; SSE:       # %bb.0:
1969 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [4294967289,4294967291,4294967291,4294967289]
1970 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [1,3,3,1]
1971 ; SSE-NEXT:    retq
1972 ;
1973 ; AVX-LABEL: min_lt_v8i32c:
1974 ; AVX:       # %bb.0:
1975 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [4294967289,4294967291,4294967291,4294967289,1,3,3,1]
1976 ; AVX-NEXT:    retq
1977   %1 = insertelement <8 x i32> <i32 -7, i32 -5, i32 -3, i32 -1, i32 1, i32 3, i32 5, i32 7>, i32 -7, i32 0
1978   %2 = insertelement <8 x i32> <i32 -1, i32 -3, i32 -5, i32 -7, i32 7, i32 5, i32 3, i32 1>, i32 -1, i32 0
1979   %3 = icmp ult <8 x i32> %1, %2
1980   %4 = select <8 x i1> %3, <8 x i32> %1, <8 x i32> %2
1981   ret <8 x i32> %4
1982 }
1983
1984 define <8 x i16> @min_lt_v8i16c() {
1985 ; SSE-LABEL: min_lt_v8i16c:
1986 ; SSE:       # %bb.0:
1987 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [1,65531,65531,65529,1,3,3,1]
1988 ; SSE-NEXT:    retq
1989 ;
1990 ; AVX-LABEL: min_lt_v8i16c:
1991 ; AVX:       # %bb.0:
1992 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [1,65531,65531,65529,1,3,3,1]
1993 ; AVX-NEXT:    retq
1994   %1 = insertelement <8 x i16> <i16 -7, i16 -5, i16 -3, i16 -1, i16 1, i16 3, i16 5, i16 7>, i16 -7, i32 0
1995   %2 = insertelement <8 x i16> <i16 -1, i16 -3, i16 -5, i16 -7, i16 7, i16 5, i16 3, i16 1>, i16  1, i32 0
1996   %3 = icmp ult <8 x i16> %1, %2
1997   %4 = select <8 x i1> %3, <8 x i16> %1, <8 x i16> %2
1998   ret <8 x i16> %4
1999 }
2000
2001 define <16 x i16> @min_lt_v16i16c() {
2002 ; SSE-LABEL: min_lt_v16i16c:
2003 ; SSE:       # %bb.0:
2004 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [1,65530,65531,65532,65531,65530,65529,0]
2005 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [1,2,3,4,3,2,1,0]
2006 ; SSE-NEXT:    retq
2007 ;
2008 ; AVX-LABEL: min_lt_v16i16c:
2009 ; AVX:       # %bb.0:
2010 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [1,65530,65531,65532,65531,65530,65529,0,1,2,3,4,3,2,1,0]
2011 ; AVX-NEXT:    retq
2012   %1 = insertelement <16 x i16> <i16 -7, i16 -6, i16 -5, i16 -4, i16 -3, i16 -2, i16 -1, i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7, i16 8>, i16 -7, i32 0
2013   %2 = insertelement <16 x i16> <i16 -1, i16 -2, i16 -3, i16 -4, i16 -5, i16 -6, i16 -7, i16 0, i16 7, i16 6, i16 5, i16 4, i16 3, i16 2, i16 1, i16 0>, i16  1, i32 0
2014   %3 = icmp ult <16 x i16> %1, %2
2015   %4 = select <16 x i1> %3, <16 x i16> %1, <16 x i16> %2
2016   ret <16 x i16> %4
2017 }
2018
2019 define <16 x i8> @min_lt_v16i8c() {
2020 ; SSE-LABEL: min_lt_v16i8c:
2021 ; SSE:       # %bb.0:
2022 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [1,250,251,252,251,250,249,0,1,2,3,4,3,2,1,0]
2023 ; SSE-NEXT:    retq
2024 ;
2025 ; AVX-LABEL: min_lt_v16i8c:
2026 ; AVX:       # %bb.0:
2027 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [1,250,251,252,251,250,249,0,1,2,3,4,3,2,1,0]
2028 ; AVX-NEXT:    retq
2029   %1 = insertelement <16 x i8> <i8 -7, i8 -6, i8 -5, i8 -4, i8 -3, i8 -2, i8 -1, i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8>, i8 -7, i32 0
2030   %2 = insertelement <16 x i8> <i8 -1, i8 -2, i8 -3, i8 -4, i8 -5, i8 -6, i8 -7, i8 0, i8 7, i8 6, i8 5, i8 4, i8 3, i8 2, i8 1, i8 0>, i8  1, i32 0
2031   %3 = icmp ult <16 x i8> %1, %2
2032   %4 = select <16 x i1> %3, <16 x i8> %1, <16 x i8> %2
2033   ret <16 x i8> %4
2034 }
2035
2036 define <2 x i64> @min_le_v2i64c() {
2037 ; SSE-LABEL: min_le_v2i64c:
2038 ; SSE:       # %bb.0:
2039 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [18446744073709551609,1]
2040 ; SSE-NEXT:    retq
2041 ;
2042 ; AVX-LABEL: min_le_v2i64c:
2043 ; AVX:       # %bb.0:
2044 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [18446744073709551609,1]
2045 ; AVX-NEXT:    retq
2046   %1 = insertelement <2 x i64> <i64 -7, i64 7>, i64 -7, i32 0
2047   %2 = insertelement <2 x i64> <i64 -1, i64 1>, i64 -1, i32 0
2048   %3 = icmp ule <2 x i64> %1, %2
2049   %4 = select <2 x i1> %3, <2 x i64> %1, <2 x i64> %2
2050   ret <2 x i64> %4
2051 }
2052
2053 define <4 x i64> @min_le_v4i64c() {
2054 ; SSE-LABEL: min_le_v4i64c:
2055 ; SSE:       # %bb.0:
2056 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [18446744073709551609,18446744073709551609]
2057 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [1,1]
2058 ; SSE-NEXT:    retq
2059 ;
2060 ; AVX-LABEL: min_le_v4i64c:
2061 ; AVX:       # %bb.0:
2062 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [18446744073709551609,18446744073709551609,1,1]
2063 ; AVX-NEXT:    retq
2064   %1 = insertelement <4 x i64> <i64 -7, i64 -1, i64 1, i64 7>, i64 -7, i32 0
2065   %2 = insertelement <4 x i64> <i64 -1, i64 -7, i64 7, i64 1>, i64 -1, i32 0
2066   %3 = icmp ule <4 x i64> %1, %2
2067   %4 = select <4 x i1> %3, <4 x i64> %1, <4 x i64> %2
2068   ret <4 x i64> %4
2069 }
2070
2071 define <4 x i32> @min_le_v4i32c() {
2072 ; SSE-LABEL: min_le_v4i32c:
2073 ; SSE:       # %bb.0:
2074 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [4294967289,4294967289,1,1]
2075 ; SSE-NEXT:    retq
2076 ;
2077 ; AVX-LABEL: min_le_v4i32c:
2078 ; AVX:       # %bb.0:
2079 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [4294967289,4294967289,1,1]
2080 ; AVX-NEXT:    retq
2081   %1 = insertelement <4 x i32> <i32 -7, i32 -1, i32 1, i32 7>, i32 -7, i32 0
2082   %2 = insertelement <4 x i32> <i32 -1, i32 -7, i32 7, i32 1>, i32 -1, i32 0
2083   %3 = icmp ule <4 x i32> %1, %2
2084   %4 = select <4 x i1> %3, <4 x i32> %1, <4 x i32> %2
2085   ret <4 x i32> %4
2086 }
2087
2088 define <8 x i32> @min_le_v8i32c() {
2089 ; SSE-LABEL: min_le_v8i32c:
2090 ; SSE:       # %bb.0:
2091 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [4294967289,4294967291,4294967291,4294967289]
2092 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [1,3,3,1]
2093 ; SSE-NEXT:    retq
2094 ;
2095 ; AVX-LABEL: min_le_v8i32c:
2096 ; AVX:       # %bb.0:
2097 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [4294967289,4294967291,4294967291,4294967289,1,3,3,1]
2098 ; AVX-NEXT:    retq
2099   %1 = insertelement <8 x i32> <i32 -7, i32 -5, i32 -3, i32 -1, i32 1, i32 3, i32 5, i32 7>, i32 -7, i32 0
2100   %2 = insertelement <8 x i32> <i32 -1, i32 -3, i32 -5, i32 -7, i32 7, i32 5, i32 3, i32 1>, i32 -1, i32 0
2101   %3 = icmp ule <8 x i32> %1, %2
2102   %4 = select <8 x i1> %3, <8 x i32> %1, <8 x i32> %2
2103   ret <8 x i32> %4
2104 }
2105
2106 define <8 x i16> @min_le_v8i16c() {
2107 ; SSE-LABEL: min_le_v8i16c:
2108 ; SSE:       # %bb.0:
2109 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [65529,65531,65531,65529,1,3,3,1]
2110 ; SSE-NEXT:    retq
2111 ;
2112 ; AVX-LABEL: min_le_v8i16c:
2113 ; AVX:       # %bb.0:
2114 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [65529,65531,65531,65529,1,3,3,1]
2115 ; AVX-NEXT:    retq
2116   %1 = insertelement <8 x i16> <i16 -7, i16 -5, i16 -3, i16 -1, i16 1, i16 3, i16 5, i16 7>, i16 -7, i32 0
2117   %2 = insertelement <8 x i16> <i16 -1, i16 -3, i16 -5, i16 -7, i16 7, i16 5, i16 3, i16 1>, i16 -1, i32 0
2118   %3 = icmp ule <8 x i16> %1, %2
2119   %4 = select <8 x i1> %3, <8 x i16> %1, <8 x i16> %2
2120   ret <8 x i16> %4
2121 }
2122
2123 define <16 x i16> @min_le_v16i16c() {
2124 ; SSE-LABEL: min_le_v16i16c:
2125 ; SSE:       # %bb.0:
2126 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [65529,65530,65531,65532,65531,65530,65529,0]
2127 ; SSE-NEXT:    movaps {{.*#+}} xmm1 = [1,2,3,4,3,2,1,0]
2128 ; SSE-NEXT:    retq
2129 ;
2130 ; AVX-LABEL: min_le_v16i16c:
2131 ; AVX:       # %bb.0:
2132 ; AVX-NEXT:    vmovaps {{.*#+}} ymm0 = [65529,65530,65531,65532,65531,65530,65529,0,1,2,3,4,3,2,1,0]
2133 ; AVX-NEXT:    retq
2134   %1 = insertelement <16 x i16> <i16 -7, i16 -6, i16 -5, i16 -4, i16 -3, i16 -2, i16 -1, i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7, i16 8>, i16 -7, i32 0
2135   %2 = insertelement <16 x i16> <i16 -1, i16 -2, i16 -3, i16 -4, i16 -5, i16 -6, i16 -7, i16 0, i16 7, i16 6, i16 5, i16 4, i16 3, i16 2, i16 1, i16 0>, i16 -1, i32 0
2136   %3 = icmp ule <16 x i16> %1, %2
2137   %4 = select <16 x i1> %3, <16 x i16> %1, <16 x i16> %2
2138   ret <16 x i16> %4
2139 }
2140
2141 define <16 x i8> @min_le_v16i8c() {
2142 ; SSE-LABEL: min_le_v16i8c:
2143 ; SSE:       # %bb.0:
2144 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [249,250,251,252,251,250,249,0,1,2,3,4,3,2,1,0]
2145 ; SSE-NEXT:    retq
2146 ;
2147 ; AVX-LABEL: min_le_v16i8c:
2148 ; AVX:       # %bb.0:
2149 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [249,250,251,252,251,250,249,0,1,2,3,4,3,2,1,0]
2150 ; AVX-NEXT:    retq
2151   %1 = insertelement <16 x i8> <i8 -7, i8 -6, i8 -5, i8 -4, i8 -3, i8 -2, i8 -1, i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8>, i8 -7, i32 0
2152   %2 = insertelement <16 x i8> <i8 -1, i8 -2, i8 -3, i8 -4, i8 -5, i8 -6, i8 -7, i8 0, i8 7, i8 6, i8 5, i8 4, i8 3, i8 2, i8 1, i8 0>, i8 -1, i32 0
2153   %3 = icmp ule <16 x i8> %1, %2
2154   %4 = select <16 x i1> %3, <16 x i8> %1, <16 x i8> %2
2155   ret <16 x i8> %4
2156 }