test/CodeGen/X86/vec_set-6.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i386-unknown -mattr=+sse2,+sse4.1 | FileCheck %s --check-prefix=X86
   3 ; RUN: llc < %s -mtriple=x86_64-unknown -mattr=+sse2,+sse4.1 | FileCheck %s --check-prefix=X64
   4
   5 define <4 x float> @test(float %a, float %b, float %c) nounwind {
   6 ; X86-LABEL: test:
   7 ; X86:       # %bb.0:
   8 ; X86-NEXT:    movsd {{.*#+}} xmm1 = mem[0],zero
   9 ; X86-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
  10 ; X86-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,1]
  11 ; X86-NEXT:    retl
  12 ;
  13 ; X64-LABEL: test:
  14 ; X64:       # %bb.0:
  15 ; X64-NEXT:    unpcklps {{.*#+}} xmm1 = xmm1[0],xmm2[0],xmm1[1],xmm2[1]
  16 ; X64-NEXT:    xorps %xmm2, %xmm2
  17 ; X64-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm2[1,2,3]
  18 ; X64-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,1]
  19 ; X64-NEXT:    retq
  20   %tmp = insertelement <4 x float> zeroinitializer, float %a, i32 1
  21   %tmp8 = insertelement <4 x float> %tmp, float %b, i32 2
  22   %tmp10 = insertelement <4 x float> %tmp8, float %c, i32 3
  23   ret <4 x float> %tmp10
  24 }
  25