[Alignment][NFC] Use Align with TargetLowering::setMinFunctionAlignment
[llvm-core.git] / test / CodeGen / X86 / x86-fold-pshufb.ll
bloba07593390d09fb642b1660e53221809d009b3557
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -relocation-model=pic -mtriple=x86_64-unknown-unknown -mattr=+ssse3 < %s | FileCheck %s
3 ; RUN: llc -mtriple=x86_64-unknown-unknown -mattr=+ssse3 < %s | FileCheck %s
5 ; Verify that the backend correctly folds the shuffle in function 'fold_pshufb'
6 ; into a simple load from constant pool.
8 define <2 x i64> @fold_pshufb() {
9 ; CHECK-LABEL: fold_pshufb:
10 ; CHECK:       # %bb.0: # %entry
11 ; CHECK-NEXT:    movaps {{.*#+}} xmm0 = [0,0,0,0,1,0,0,0,2,0,0,0,3,0,0,0]
12 ; CHECK-NEXT:    retq
13 entry:
14   %0 = tail call <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 1, i8 0, i8 0, i8 0, i8 2, i8 0, i8 0, i8 0, i8 3, i8 0, i8 0, i8 0>, <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>)
15   %1 = bitcast <16 x i8> %0 to <2 x i64>
16   ret <2 x i64> %1
19 ; The pshufb from function @pr24562 was wrongly folded into its first operand
20 ; as a result of a late target shuffle combine on the legalized selection dag.
22 ; Check that the pshufb is correctly folded to a zero vector.
24 define <2 x i64> @pr24562() {
25 ; CHECK-LABEL: pr24562:
26 ; CHECK:       # %bb.0: # %entry
27 ; CHECK-NEXT:    xorps %xmm0, %xmm0
28 ; CHECK-NEXT:    retq
29 entry:
30   %0 = call <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8> <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1>, <16 x i8> <i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1>) #2
31   %1 = bitcast <16 x i8> %0 to <2 x i64>
32   ret <2 x i64> %1
35 declare <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8>, <16 x i8>)