Fix uninitialized variable
[llvm-core.git] / lib / Target / Mips / MipsRegisterBanks.td
blob5f1687048fac6a357c6173008f2a3407adaaadb3
1 //===- MipsRegisterBank.td ---------------------------------*- tablegen -*-===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
11 //===----------------------------------------------------------------------===//
13 def GPRBRegBank : RegisterBank<"GPRB", [GPR32]>;