test/CodeGen/AMDGPU/fold-immediate-operand-shrink.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-amd-amdhsa -verify-machineinstrs -run-pass si-fold-operands,dead-mi-elimination  %s -o - | FileCheck -check-prefix=GCN %s
   3
   4 ---
   5
   6 name: shrink_scalar_imm_vgpr_v_add_i32_e64_no_carry_out_use
   7 tracksRegLiveness: true
   8
   9 body:             |
  10   bb.0:
  11     ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_add_i32_e64_no_carry_out_use
  12     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
  13     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  14     ; GCN: [[V_ADD_I32_e32_:%[0-9]+]]:vgpr_32 = V_ADD_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
  15     ; GCN: S_ENDPGM implicit [[V_ADD_I32_e32_]]
  16     %0:sreg_32_xm0 = S_MOV_B32 12345
  17     %1:vgpr_32 = IMPLICIT_DEF
  18     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
  19     S_ENDPGM implicit %2
  20
  21 ...
  22
  23 ---
  24
  25 name: shrink_vgpr_scalar_imm_v_add_i32_e64_no_carry_out_use
  26 tracksRegLiveness: true
  27
  28 body:             |
  29   bb.0:
  30     ; GCN-LABEL: name: shrink_vgpr_scalar_imm_v_add_i32_e64_no_carry_out_use
  31     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  32     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
  33     ; GCN: [[V_ADD_I32_e32_:%[0-9]+]]:vgpr_32 = V_ADD_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
  34     ; GCN: S_ENDPGM implicit [[V_ADD_I32_e32_]]
  35     %0:vgpr_32 = IMPLICIT_DEF
  36     %1:sreg_32_xm0 = S_MOV_B32 12345
  37     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
  38     S_ENDPGM implicit %2
  39
  40 ...
  41 ---
  42
  43 name: shrink_scalar_imm_vgpr_v_add_i32_e64_carry_out_use
  44 tracksRegLiveness: true
  45
  46 body:             |
  47   bb.0:
  48     ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_add_i32_e64_carry_out_use
  49     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
  50     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  51     ; GCN: [[V_ADD_I32_e32_:%[0-9]+]]:vgpr_32 = V_ADD_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
  52     ; GCN: S_ENDPGM implicit [[V_ADD_I32_e32_]]
  53     %0:sreg_32_xm0 = S_MOV_B32 12345
  54     %1:vgpr_32 = IMPLICIT_DEF
  55     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
  56     S_ENDPGM implicit %2
  57
  58 ...
  59 ---
  60
  61 # This does not shrink because it would violate the constant bus
  62 # restriction. to have an SGPR input and an immediate, so a copy would
  63 # be required.
  64
  65 name: shrink_vector_imm_sgpr_v_add_i32_e64_no_carry_out_use
  66 tracksRegLiveness: true
  67
  68 body:             |
  69   bb.0:
  70     ; GCN-LABEL: name: shrink_vector_imm_sgpr_v_add_i32_e64_no_carry_out_use
  71     ; GCN: [[V_MOV_B32_e32_:%[0-9]+]]:vgpr_32 = V_MOV_B32_e32 12345, implicit $exec
  72     ; GCN: [[DEF:%[0-9]+]]:sreg_32_xm0 = IMPLICIT_DEF
  73     ; GCN: [[V_ADD_I32_e64_:%[0-9]+]]:vgpr_32, [[V_ADD_I32_e64_1:%[0-9]+]]:sreg_64 = V_ADD_I32_e64 [[DEF]], [[V_MOV_B32_e32_]], implicit $exec
  74     ; GCN: S_ENDPGM implicit [[V_ADD_I32_e64_]]
  75     %0:vgpr_32 = V_MOV_B32_e32 12345, implicit $exec
  76     %1:sreg_32_xm0 = IMPLICIT_DEF
  77     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
  78     S_ENDPGM implicit %2
  79
  80 ...
  81
  82 ---
  83
  84 name: shrink_sgpr_vector_imm_v_add_i32_e64_no_carry_out_use
  85 tracksRegLiveness: true
  86
  87 body:             |
  88   bb.0:
  89     ; GCN-LABEL: name: shrink_sgpr_vector_imm_v_add_i32_e64_no_carry_out_use
  90     ; GCN: [[DEF:%[0-9]+]]:sreg_32_xm0 = IMPLICIT_DEF
  91     ; GCN: [[V_MOV_B32_e32_:%[0-9]+]]:vgpr_32 = V_MOV_B32_e32 12345, implicit $exec
  92     ; GCN: [[V_ADD_I32_e64_:%[0-9]+]]:vgpr_32, [[V_ADD_I32_e64_1:%[0-9]+]]:sreg_64 = V_ADD_I32_e64 [[V_MOV_B32_e32_]], [[DEF]], implicit $exec
  93     ; GCN: S_ENDPGM implicit [[V_ADD_I32_e64_]]
  94     %0:sreg_32_xm0 = IMPLICIT_DEF
  95     %1:vgpr_32 = V_MOV_B32_e32 12345, implicit $exec
  96     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
  97     S_ENDPGM implicit %2
  98
  99 ...
 100
 101 ---
 102
 103 name: shrink_scalar_imm_vgpr_v_add_i32_e64_live_vcc_use
 104 tracksRegLiveness: true
 105
 106 body:             |
 107   bb.0:
 108     ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_add_i32_e64_live_vcc_use
 109     ; GCN: $vcc = S_MOV_B64 -1
 110     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 111     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 112     ; GCN: [[V_ADD_I32_e64_:%[0-9]+]]:vgpr_32, [[V_ADD_I32_e64_1:%[0-9]+]]:sreg_64 = V_ADD_I32_e64 [[S_MOV_B32_]], [[DEF]], implicit $exec
 113     ; GCN: S_ENDPGM implicit [[V_ADD_I32_e64_]], implicit $vcc
 114     $vcc = S_MOV_B64 -1
 115     %0:sreg_32_xm0 = S_MOV_B32 12345
 116     %1:vgpr_32 = IMPLICIT_DEF
 117     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
 118     S_ENDPGM implicit %2, implicit $vcc
 119
 120 ...
 121
 122 ---
 123
 124 name: shrink_scalar_imm_vgpr_v_add_i32_e64_liveout_vcc_use
 125 tracksRegLiveness: true
 126
 127 body:             |
 128   ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_add_i32_e64_liveout_vcc_use
 129   ; GCN: bb.0:
 130   ; GCN:   successors: %bb.1(0x80000000)
 131   ; GCN:   $vcc = S_MOV_B64 -1
 132   ; GCN:   [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 133   ; GCN:   [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 134   ; GCN:   [[V_ADD_I32_e64_:%[0-9]+]]:vgpr_32, [[V_ADD_I32_e64_1:%[0-9]+]]:sreg_64 = V_ADD_I32_e64 [[S_MOV_B32_]], [[DEF]], implicit $exec
 135   ; GCN: bb.1:
 136   ; GCN:   liveins: $vcc
 137   ; GCN:   S_ENDPGM implicit [[V_ADD_I32_e64_]], implicit $vcc
 138   bb.0:
 139     successors: %bb.1
 140     $vcc = S_MOV_B64 -1
 141     %0:sreg_32_xm0 = S_MOV_B32 12345
 142     %1:vgpr_32 = IMPLICIT_DEF
 143     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
 144
 145   bb.1:
 146     liveins: $vcc
 147     S_ENDPGM implicit %2, implicit $vcc
 148
 149 ...
 150 ---
 151
 152 name: shrink_scalar_imm_vgpr_v_add_i32_e64_liveout_vcc_lo_use
 153 tracksRegLiveness: true
 154
 155 body:             |
 156   ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_add_i32_e64_liveout_vcc_lo_use
 157   ; GCN: bb.0:
 158   ; GCN:   successors: %bb.1(0x80000000)
 159   ; GCN:   [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 160   ; GCN:   [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 161   ; GCN:   [[V_ADD_I32_e64_:%[0-9]+]]:vgpr_32, [[V_ADD_I32_e64_1:%[0-9]+]]:sreg_64 = V_ADD_I32_e64 [[S_MOV_B32_]], [[DEF]], implicit $exec
 162   ; GCN: bb.1:
 163   ; GCN:   liveins: $vcc_lo
 164   ; GCN:   S_ENDPGM implicit [[V_ADD_I32_e64_]], implicit $vcc_lo
 165   bb.0:
 166     successors: %bb.1
 167     $vcc = S_MOV_B64 -1
 168     %0:sreg_32_xm0 = S_MOV_B32 12345
 169     %1:vgpr_32 = IMPLICIT_DEF
 170     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
 171
 172   bb.1:
 173     liveins: $vcc_lo
 174     S_ENDPGM implicit %2, implicit $vcc_lo
 175
 176 ...
 177 ---
 178
 179 # This is not OK to clobber because vcc_lo has a livein use.
 180
 181 name: shrink_scalar_imm_vgpr_v_add_i32_e64_livein_vcc
 182 tracksRegLiveness: true
 183
 184 body:             |
 185   ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_add_i32_e64_livein_vcc
 186   ; GCN: bb.0:
 187   ; GCN:   successors: %bb.1(0x80000000)
 188   ; GCN:   $vcc = S_MOV_B64 -1
 189   ; GCN: bb.1:
 190   ; GCN:   liveins: $vcc
 191   ; GCN:   [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 192   ; GCN:   [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 193   ; GCN:   [[V_ADD_I32_e64_:%[0-9]+]]:vgpr_32, [[V_ADD_I32_e64_1:%[0-9]+]]:sreg_64 = V_ADD_I32_e64 [[S_MOV_B32_]], [[DEF]], implicit $exec
 194   ; GCN:   S_ENDPGM implicit [[V_ADD_I32_e64_]], implicit $vcc_lo
 195   bb.0:
 196     successors: %bb.1
 197     $vcc = S_MOV_B64 -1
 198
 199   bb.1:
 200     liveins: $vcc
 201     %0:sreg_32_xm0 = S_MOV_B32 12345
 202     %1:vgpr_32 = IMPLICIT_DEF
 203     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
 204     S_ENDPGM implicit %2, implicit $vcc_lo
 205
 206 ...
 207 ---
 208
 209 name: shrink_scalar_imm_vgpr_v_add_i32_e64_livein_vcc_hi
 210 tracksRegLiveness: true
 211
 212 body:             |
 213   ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_add_i32_e64_livein_vcc_hi
 214   ; GCN: bb.0:
 215   ; GCN:   successors: %bb.1(0x80000000)
 216   ; GCN:   $vcc_hi = S_MOV_B32 -1
 217   ; GCN: bb.1:
 218   ; GCN:   successors: %bb.2(0x80000000)
 219   ; GCN:   liveins: $vcc_hi
 220   ; GCN:   [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 221   ; GCN:   [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 222   ; GCN:   [[V_ADD_I32_e64_:%[0-9]+]]:vgpr_32, [[V_ADD_I32_e64_1:%[0-9]+]]:sreg_64 = V_ADD_I32_e64 [[S_MOV_B32_]], [[DEF]], implicit $exec
 223   ; GCN: bb.2:
 224   ; GCN:   liveins: $vcc_hi
 225   ; GCN:   S_ENDPGM implicit [[V_ADD_I32_e64_]], implicit $vcc_hi
 226   bb.0:
 227     successors: %bb.1
 228     $vcc_hi = S_MOV_B32 -1
 229
 230   bb.1:
 231     liveins: $vcc_hi
 232     %0:sreg_32_xm0 = S_MOV_B32 12345
 233     %1:vgpr_32 = IMPLICIT_DEF
 234     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
 235
 236   bb.2:
 237     liveins: $vcc_hi
 238
 239     S_ENDPGM implicit %2, implicit $vcc_hi
 240
 241 ...
 242
 243 ---
 244
 245 name: shrink_scalar_imm_vgpr_v_sub_i32_e64_no_carry_out_use
 246 tracksRegLiveness: true
 247
 248 body:             |
 249   bb.0:
 250     ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_sub_i32_e64_no_carry_out_use
 251     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 252     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 253     ; GCN: [[V_SUBREV_I32_e32_:%[0-9]+]]:vgpr_32 = V_SUBREV_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
 254     ; GCN: S_ENDPGM implicit [[V_SUBREV_I32_e32_]]
 255     %0:sreg_32_xm0 = S_MOV_B32 12345
 256     %1:vgpr_32 = IMPLICIT_DEF
 257     %2:vgpr_32, %3:sreg_64 = V_SUB_I32_e64 %0, %1, implicit $exec
 258     S_ENDPGM implicit %2
 259
 260 ...
 261
 262 ---
 263
 264 name: shrink_vgpr_scalar_imm_v_sub_i32_e64_no_carry_out_use
 265 tracksRegLiveness: true
 266
 267 body:             |
 268   bb.0:
 269     ; GCN-LABEL: name: shrink_vgpr_scalar_imm_v_sub_i32_e64_no_carry_out_use
 270     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 271     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 272     ; GCN: [[V_SUB_I32_e32_:%[0-9]+]]:vgpr_32 = V_SUB_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
 273     ; GCN: S_ENDPGM implicit [[V_SUB_I32_e32_]]
 274     %0:vgpr_32 = IMPLICIT_DEF
 275     %1:sreg_32_xm0 = S_MOV_B32 12345
 276     %2:vgpr_32, %3:sreg_64 = V_SUB_I32_e64 %0, %1, implicit $exec
 277     S_ENDPGM implicit %2
 278
 279 ...
 280
 281 ---
 282
 283 name: shrink_scalar_imm_vgpr_v_subrev_i32_e64_no_carry_out_use
 284 tracksRegLiveness: true
 285
 286 body:             |
 287   bb.0:
 288     ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_subrev_i32_e64_no_carry_out_use
 289     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 290     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 291     ; GCN: [[V_SUB_I32_e32_:%[0-9]+]]:vgpr_32 = V_SUB_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
 292     ; GCN: S_ENDPGM implicit [[V_SUB_I32_e32_]]
 293     %0:sreg_32_xm0 = S_MOV_B32 12345
 294     %1:vgpr_32 = IMPLICIT_DEF
 295     %2:vgpr_32, %3:sreg_64 = V_SUBREV_I32_e64 %0, %1, implicit $exec
 296     S_ENDPGM implicit %2
 297
 298 ...
 299
 300 ---
 301
 302 name: shrink_vgpr_scalar_imm_v_subrev_i32_e64_no_carry_out_use
 303 tracksRegLiveness: true
 304
 305 body:             |
 306   bb.0:
 307     ; GCN-LABEL: name: shrink_vgpr_scalar_imm_v_subrev_i32_e64_no_carry_out_use
 308     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 309     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 310     ; GCN: [[V_SUBREV_I32_e32_:%[0-9]+]]:vgpr_32 = V_SUBREV_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
 311     ; GCN: S_ENDPGM implicit [[V_SUBREV_I32_e32_]]
 312     %0:vgpr_32 = IMPLICIT_DEF
 313     %1:sreg_32_xm0 = S_MOV_B32 12345
 314     %2:vgpr_32, %3:sreg_64 = V_SUBREV_I32_e64 %0, %1, implicit $exec
 315     S_ENDPGM implicit %2
 316
 317 ...
 318
 319 ---
 320
 321 # We know this is OK because vcc isn't live out of the block.
 322
 323 name: shrink_scalar_imm_vgpr_v_add_i32_e64_known_no_liveout
 324 tracksRegLiveness: true
 325
 326 body:             |
 327   ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_add_i32_e64_known_no_liveout
 328   ; GCN: bb.0:
 329   ; GCN:   successors: %bb.1(0x80000000)
 330   ; GCN:   [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 331   ; GCN:   [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 332   ; GCN:   [[V_ADD_I32_e32_:%[0-9]+]]:vgpr_32 = V_ADD_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
 333   ; GCN: bb.1:
 334   ; GCN:   S_ENDPGM implicit [[V_ADD_I32_e32_]]
 335   bb.0:
 336     successors: %bb.1
 337
 338     S_NOP 0
 339     S_NOP 0
 340     S_NOP 0
 341     S_NOP 0
 342     S_NOP 0
 343     S_NOP 0
 344     S_NOP 0
 345     S_NOP 0
 346     S_NOP 0
 347     S_NOP 0
 348     S_NOP 0
 349     S_NOP 0
 350     S_NOP 0
 351     S_NOP 0
 352     S_NOP 0
 353     S_NOP 0
 354     S_NOP 0
 355     S_NOP 0
 356     S_NOP 0
 357     S_NOP 0
 358     S_NOP 0
 359     S_NOP 0
 360     S_NOP 0
 361     S_NOP 0
 362     S_NOP 0
 363     S_NOP 0
 364     S_NOP 0
 365     S_NOP 0
 366     S_NOP 0
 367     S_NOP 0
 368     %0:sreg_32_xm0 = S_MOV_B32 12345
 369     %1:vgpr_32 = IMPLICIT_DEF
 370     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
 371     S_NOP 0
 372     S_NOP 0
 373
 374   bb.1:
 375     S_ENDPGM implicit %2
 376
 377 ...
 378
 379 ---
 380
 381 # We know this is OK because vcc isn't live out of the block, even
 382 # though it had a defined but unused. value
 383
 384 name: shrink_scalar_imm_vgpr_v_add_i32_e64_known_no_liveout_dead_vcc_def
 385 tracksRegLiveness: true
 386
 387 body:             |
 388   ; GCN-LABEL: name: shrink_scalar_imm_vgpr_v_add_i32_e64_known_no_liveout_dead_vcc_def
 389   ; GCN: bb.0:
 390   ; GCN:   successors: %bb.1(0x80000000)
 391   ; GCN:   [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 392   ; GCN:   [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 393   ; GCN:   [[V_ADD_I32_e32_:%[0-9]+]]:vgpr_32 = V_ADD_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
 394   ; GCN: bb.1:
 395   ; GCN:   S_ENDPGM implicit [[V_ADD_I32_e32_]]
 396   bb.0:
 397     successors: %bb.1
 398
 399     S_NOP 0, implicit-def $vcc
 400     %0:sreg_32_xm0 = S_MOV_B32 12345
 401     %1:vgpr_32 = IMPLICIT_DEF
 402     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
 403     S_NOP 0
 404     S_NOP 0
 405
 406   bb.1:
 407     S_ENDPGM implicit %2
 408
 409 ...
 410 ---
 411
 412 # This requires searching through many DBG_VALUE instructions before the insert poitn, which
 413 # should not count against the search limit.
 414
 415 name: vcc_liveness_dbg_value_search_before
 416 tracksRegLiveness: true
 417
 418 body:             |
 419   bb.0:
 420     ; GCN-LABEL: name: vcc_liveness_dbg_value_search_before
 421     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 422     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 423     ; GCN: DBG_VALUE $noreg, 0
 424     ; GCN: DBG_VALUE $noreg, 0
 425     ; GCN: DBG_VALUE $noreg, 0
 426     ; GCN: DBG_VALUE $noreg, 0
 427     ; GCN: DBG_VALUE $noreg, 0
 428     ; GCN: DBG_VALUE $noreg, 0
 429     ; GCN: DBG_VALUE $noreg, 0
 430     ; GCN: DBG_VALUE $noreg, 0
 431     ; GCN: DBG_VALUE $noreg, 0
 432     ; GCN: DBG_VALUE $noreg, 0
 433     ; GCN: DBG_VALUE $noreg, 0
 434     ; GCN: DBG_VALUE $noreg, 0
 435     ; GCN: DBG_VALUE $noreg, 0
 436     ; GCN: DBG_VALUE $noreg, 0
 437     ; GCN: DBG_VALUE $noreg, 0
 438     ; GCN: DBG_VALUE $noreg, 0
 439     ; GCN: DBG_VALUE $noreg, 0
 440     ; GCN: DBG_VALUE $noreg, 0
 441     ; GCN: DBG_VALUE $noreg, 0
 442     ; GCN: DBG_VALUE $noreg, 0
 443     ; GCN: DBG_VALUE $noreg, 0
 444     ; GCN: DBG_VALUE $noreg, 0
 445     ; GCN: DBG_VALUE $noreg, 0
 446     ; GCN: DBG_VALUE $noreg, 0
 447     ; GCN: DBG_VALUE $noreg, 0
 448     ; GCN: DBG_VALUE $noreg, 0
 449     ; GCN: DBG_VALUE $noreg, 0
 450     ; GCN: DBG_VALUE $noreg, 0
 451     ; GCN: [[V_ADD_I32_e32_:%[0-9]+]]:vgpr_32 = V_ADD_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
 452     ; GCN: S_ENDPGM implicit [[V_ADD_I32_e32_]]
 453     %0:sreg_32_xm0 = S_MOV_B32 12345
 454     %1:vgpr_32 = IMPLICIT_DEF
 455     DBG_VALUE $noreg, 0
 456     DBG_VALUE $noreg, 0
 457     DBG_VALUE $noreg, 0
 458     DBG_VALUE $noreg, 0
 459     DBG_VALUE $noreg, 0
 460     DBG_VALUE $noreg, 0
 461     DBG_VALUE $noreg, 0
 462     DBG_VALUE $noreg, 0
 463     DBG_VALUE $noreg, 0
 464     DBG_VALUE $noreg, 0
 465     DBG_VALUE $noreg, 0
 466     DBG_VALUE $noreg, 0
 467     DBG_VALUE $noreg, 0
 468     DBG_VALUE $noreg, 0
 469     DBG_VALUE $noreg, 0
 470     DBG_VALUE $noreg, 0
 471     DBG_VALUE $noreg, 0
 472     DBG_VALUE $noreg, 0
 473     DBG_VALUE $noreg, 0
 474     DBG_VALUE $noreg, 0
 475     DBG_VALUE $noreg, 0
 476     DBG_VALUE $noreg, 0
 477     DBG_VALUE $noreg, 0
 478     DBG_VALUE $noreg, 0
 479     DBG_VALUE $noreg, 0
 480     DBG_VALUE $noreg, 0
 481     DBG_VALUE $noreg, 0
 482     DBG_VALUE $noreg, 0
 483     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
 484     S_ENDPGM implicit %2
 485
 486 ...
 487 ---
 488
 489 # This requires searching through many DBG_VALUE instructions after the insert point, which
 490 # should not count against the search limit.
 491
 492 name: vcc_liveness_dbg_value_search_after
 493 tracksRegLiveness: true
 494
 495 body:             |
 496   bb.0:
 497     ; GCN-LABEL: name: vcc_liveness_dbg_value_search_after
 498     ; GCN: [[S_MOV_B32_:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 12345
 499     ; GCN: [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
 500     ; GCN: [[V_ADD_I32_e32_:%[0-9]+]]:vgpr_32 = V_ADD_I32_e32 [[S_MOV_B32_]], [[DEF]], implicit-def $vcc, implicit $exec
 501     ; GCN: DBG_VALUE $noreg, 0
 502     ; GCN: DBG_VALUE $noreg, 0
 503     ; GCN: DBG_VALUE $noreg, 0
 504     ; GCN: DBG_VALUE $noreg, 0
 505     ; GCN: DBG_VALUE $noreg, 0
 506     ; GCN: DBG_VALUE $noreg, 0
 507     ; GCN: DBG_VALUE $noreg, 0
 508     ; GCN: DBG_VALUE $noreg, 0
 509     ; GCN: DBG_VALUE $noreg, 0
 510     ; GCN: DBG_VALUE $noreg, 0
 511     ; GCN: DBG_VALUE $noreg, 0
 512     ; GCN: DBG_VALUE $noreg, 0
 513     ; GCN: DBG_VALUE $noreg, 0
 514     ; GCN: DBG_VALUE $noreg, 0
 515     ; GCN: DBG_VALUE $noreg, 0
 516     ; GCN: DBG_VALUE $noreg, 0
 517     ; GCN: DBG_VALUE $noreg, 0
 518     ; GCN: DBG_VALUE $noreg, 0
 519     ; GCN: DBG_VALUE $noreg, 0
 520     ; GCN: DBG_VALUE $noreg, 0
 521     ; GCN: DBG_VALUE $noreg, 0
 522     ; GCN: DBG_VALUE $noreg, 0
 523     ; GCN: DBG_VALUE $noreg, 0
 524     ; GCN: DBG_VALUE $noreg, 0
 525     ; GCN: DBG_VALUE $noreg, 0
 526     ; GCN: DBG_VALUE $noreg, 0
 527     ; GCN: DBG_VALUE $noreg, 0
 528     ; GCN: DBG_VALUE $noreg, 0
 529     ; GCN: S_ENDPGM implicit [[V_ADD_I32_e32_]]
 530     %0:sreg_32_xm0 = S_MOV_B32 12345
 531     %1:vgpr_32 = IMPLICIT_DEF
 532     S_NOP 0
 533     S_NOP 0
 534     S_NOP 0
 535     S_NOP 0
 536     S_NOP 0
 537     S_NOP 0
 538     S_NOP 0
 539     S_NOP 0
 540     S_NOP 0
 541     S_NOP 0
 542     S_NOP 0
 543     S_NOP 0
 544     S_NOP 0
 545     S_NOP 0
 546     S_NOP 0
 547     S_NOP 0
 548     S_NOP 0
 549     S_NOP 0
 550     S_NOP 0
 551     S_NOP 0
 552     S_NOP 0
 553     S_NOP 0
 554     S_NOP 0
 555     S_NOP 0
 556     S_NOP 0
 557     S_NOP 0
 558     S_NOP 0
 559     S_NOP 0
 560     %2:vgpr_32, %3:sreg_64 = V_ADD_I32_e64 %0, %1, implicit $exec
 561     DBG_VALUE $noreg, 0
 562     DBG_VALUE $noreg, 0
 563     DBG_VALUE $noreg, 0
 564     DBG_VALUE $noreg, 0
 565     DBG_VALUE $noreg, 0
 566     DBG_VALUE $noreg, 0
 567     DBG_VALUE $noreg, 0
 568     DBG_VALUE $noreg, 0
 569     DBG_VALUE $noreg, 0
 570     DBG_VALUE $noreg, 0
 571     DBG_VALUE $noreg, 0
 572     DBG_VALUE $noreg, 0
 573     DBG_VALUE $noreg, 0
 574     DBG_VALUE $noreg, 0
 575     DBG_VALUE $noreg, 0
 576     DBG_VALUE $noreg, 0
 577     DBG_VALUE $noreg, 0
 578     DBG_VALUE $noreg, 0
 579     DBG_VALUE $noreg, 0
 580     DBG_VALUE $noreg, 0
 581     DBG_VALUE $noreg, 0
 582     DBG_VALUE $noreg, 0
 583     DBG_VALUE $noreg, 0
 584     DBG_VALUE $noreg, 0
 585     DBG_VALUE $noreg, 0
 586     DBG_VALUE $noreg, 0
 587     DBG_VALUE $noreg, 0
 588     DBG_VALUE $noreg, 0
 589     $vcc = S_MOV_B64 0
 590     S_ENDPGM implicit %2
 591
 592 ...