test/CodeGen/Thumb2/inlineasm-mve.ll

   1 ; RUN: llc -mtriple=armv8.1-m-eabi -mattr=+mve %s -o - | FileCheck %s
   2
   3 define i32 @test1(i32 %tmp54) {
   4         %tmp56 = tail call i32 asm "uxtb16 $0,$1", "=r,r"( i32 %tmp54 )
   5         ret i32 %tmp56
   6 }
   7
   8 define void @test2() {
   9         tail call void asm sideeffect "/* number: ${0:c} */", "i"( i32 1 )
  10         ret void
  11 }
  12
  13 define arm_aapcs_vfpcc <4 x i32> @mve-t-constraint-128bit(<4 x i32>, <4 x i32>) {
  14 ; CHECK-LABEL: mve-t-constraint-128bit
  15 ; CHECK: vadd.i32 q{{[0-7]}}, q{{[0-7]}}, q{{[0-7]}}
  16   %ret = tail call <4 x i32>
  17          asm "vadd.i32 $0, $1, $2", "=t,t,t"
  18          (<4 x i32> %0, <4 x i32> %1)
  19   ret <4 x i32> %ret
  20 }
  21
  22 define i32 @even-GPR-constraint() {
  23 entry:
  24         ; CHECK-LABEL: even-GPR-constraint
  25         ; CHECK: add [[REG:r1*[0, 2, 4, 6, 8]]], [[REG]], #1
  26         ; CHECK: add [[REG:r1*[0, 2, 4, 6, 8]]], [[REG]], #2
  27         ; CHECK: add [[REG:r1*[0, 2, 4, 6, 8]]], [[REG]], #3
  28         ; CHECK: add [[REG:r1*[0, 2, 4, 6, 8]]], [[REG]], #4
  29         %0 = tail call { i32, i32, i32, i32 }
  30              asm "add $0, #1\0Aadd $1, #2\0Aadd $2, #3\0Aadd $3, #4\0A", "=^Te,=^Te,=^Te,=^Te,0,1,2,3"
  31              (i32 0, i32 0, i32 0, i32 0)
  32         %asmresult = extractvalue { i32, i32, i32, i32 } %0, 0
  33         ret i32 %asmresult
  34 }
  35
  36 define i32 @odd-GPR-constraint() {
  37 entry:
  38         ; CHECK-LABEL: odd-GPR-constraint
  39         ; CHECK: add [[REG:r1*[1, 3, 5, 7, 9]]], [[REG]], #1
  40         ; CHECK: add [[REG:r1*[1, 3, 5, 7, 9]]], [[REG]], #2
  41         ; CHECK: add [[REG:r1*[1, 3, 5, 7, 9]]], [[REG]], #3
  42         ; CHECK: add [[REG:r1*[1, 3, 5, 7, 9]]], [[REG]], #4
  43         %0 = tail call { i32, i32, i32, i32 }
  44              asm "add $0, #1\0Aadd $1, #2\0Aadd $2, #3\0Aadd $3, #4\0A", "=^To,=^To,=^To,=^To,0,1,2,3"
  45              (i32 0, i32 0, i32 0, i32 0)
  46         %asmresult = extractvalue { i32, i32, i32, i32 } %0, 0
  47         ret i32 %asmresult
  48 }