test/CodeGen/PowerPC/pre-inc-disable.ll

   1 ; RUN: llc -mcpu=pwr9 -O3 -verify-machineinstrs -ppc-vsr-nums-as-vr \
   2 ; RUN:     -ppc-asm-full-reg-names -mtriple=powerpc64le-unknown-linux-gnu \
   3 ; RUN:     < %s | FileCheck %s
   4
   5 ; RUN: llc -mcpu=pwr9 -O3 -verify-machineinstrs -ppc-vsr-nums-as-vr \
   6 ; RUN:     -ppc-asm-full-reg-names -mtriple=powerpc64-unknown-linux-gnu \
   7 ; RUN:     < %s | FileCheck %s --check-prefix=P9BE
   8
   9 ; Function Attrs: norecurse nounwind readonly
  10 define signext i32 @test_pre_inc_disable_1(i8* nocapture readonly %pix1, i32 signext %i_stride_pix1, i8* nocapture readonly %pix2) {
  11 ; CHECK-LABEL: test_pre_inc_disable_1:
  12 ; CHECK:       # %bb.0: # %entry
  13 ; CHECK-NEXT:    lfd f0, 0(r5)
  14 ; CHECK-NEXT:    addis r5, r2, .LCPI0_0@toc@ha
  15 ; CHECK-NEXT:    addi r5, r5, .LCPI0_0@toc@l
  16 ; CHECK-NEXT:    lxvx v2, 0, r5
  17 ; CHECK-NEXT:    addis r5, r2, .LCPI0_1@toc@ha
  18 ; CHECK-NEXT:    addi r5, r5, .LCPI0_1@toc@l
  19 ; CHECK-NEXT:    lxvx v4, 0, r5
  20 ; CHECK-NEXT:    xxpermdi v5, f0, f0, 2
  21 ; CHECK-NEXT:    xxlxor v3, v3, v3
  22 ; CHECK-NEXT:    li r5, 4
  23 ; CHECK-NEXT:    vperm v0, v3, v5, v2
  24 ; CHECK-NEXT:    mtctr r5
  25 ; CHECK-NEXT:    li r5, 0
  26 ; CHECK-NEXT:    vperm v1, v5, v3, v4
  27 ; CHECK-NEXT:    li r6, 0
  28 ; CHECK-NEXT:    xvnegsp v5, v0
  29 ; CHECK-NEXT:    xvnegsp v0, v1
  30 ; CHECK-NEXT:    .p2align 4
  31 ; CHECK-NEXT:  .LBB0_1: # %for.cond1.preheader
  32 ; CHECK:    lfd f0, 0(r3)
  33 ; CHECK-NEXT:    xxpermdi v1, f0, f0, 2
  34 ; CHECK-NEXT:    vperm v6, v1, v3, v4
  35 ; CHECK-NEXT:    vperm v1, v3, v1, v2
  36 ; CHECK-NEXT:    xvnegsp v1, v1
  37 ; CHECK-NEXT:    xvnegsp v6, v6
  38 ; CHECK-NEXT:    vabsduw v1, v1, v5
  39 ; CHECK-NEXT:    vabsduw v6, v6, v0
  40 ; CHECK-NEXT:    vadduwm v1, v6, v1
  41 ; CHECK-NEXT:    xxswapd v6, v1
  42 ; CHECK-NEXT:    vadduwm v1, v1, v6
  43 ; CHECK-NEXT:    xxspltw v6, v1, 2
  44 ; CHECK-NEXT:    vadduwm v1, v1, v6
  45 ; CHECK-NEXT:    vextuwrx r7, r5, v1
  46 ; CHECK-NEXT:    lfdx f0, r3, r4
  47 ; CHECK-NEXT:    add r6, r7, r6
  48 ; CHECK-NEXT:    add r7, r3, r4
  49 ; CHECK-NEXT:    xxpermdi v1, f0, f0, 2
  50 ; CHECK-NEXT:    add r3, r7, r4
  51 ; CHECK-NEXT:    vperm v6, v3, v1, v2
  52 ; CHECK-NEXT:    vperm v1, v1, v3, v4
  53 ; CHECK-NEXT:    xvnegsp v6, v6
  54 ; CHECK-NEXT:    xvnegsp v1, v1
  55 ; CHECK-NEXT:    vabsduw v6, v6, v5
  56 ; CHECK-NEXT:    vabsduw v1, v1, v0
  57 ; CHECK-NEXT:    vadduwm v1, v1, v6
  58 ; CHECK-NEXT:    xxswapd v6, v1
  59 ; CHECK-NEXT:    vadduwm v1, v1, v6
  60 ; CHECK-NEXT:    xxspltw v6, v1, 2
  61 ; CHECK-NEXT:    vadduwm v1, v1, v6
  62 ; CHECK-NEXT:    vextuwrx r8, r5, v1
  63 ; CHECK-NEXT:    add r6, r8, r6
  64 ; CHECK-NEXT:    bdnz .LBB0_1
  65 ; CHECK-NEXT:  # %bb.2: # %for.cond.cleanup
  66 ; CHECK-NEXT:    extsw r3, r6
  67 ; CHECK-NEXT:    blr
  68 ;
  69 ; P9BE-LABEL: test_pre_inc_disable_1:
  70 ; P9BE:       # %bb.0: # %entry
  71 ; P9BE-NEXT:    lfd f0, 0(r5)
  72 ; P9BE-NEXT:    addis r5, r2, .LCPI0_0@toc@ha
  73 ; P9BE-NEXT:    addi r5, r5, .LCPI0_0@toc@l
  74 ; P9BE-NEXT:    lxvx v2, 0, r5
  75 ; P9BE-NEXT:    addis r5, r2, .LCPI0_1@toc@ha
  76 ; P9BE-NEXT:    addi r5, r5, .LCPI0_1@toc@l
  77 ; P9BE-NEXT:    lxvx v4, 0, r5
  78 ; P9BE-NEXT:    li r5, 4
  79 ; P9BE-NEXT:    xxlor v5, vs0, vs0
  80 ; P9BE-NEXT:    xxlxor v3, v3, v3
  81 ; P9BE-NEXT:    vperm v0, v3, v5, v2
  82 ; P9BE-NEXT:    mtctr r5
  83 ; P9BE-NEXT:    li r5, 0
  84 ; P9BE-NEXT:    vperm v1, v3, v5, v4
  85 ; P9BE-NEXT:    li r6, 0
  86 ; P9BE-NEXT:    xvnegsp v5, v0
  87 ; P9BE-NEXT:    xvnegsp v0, v1
  88 ; P9BE-NEXT:    .p2align 4
  89 ; P9BE-NEXT:  .LBB0_1: # %for.cond1.preheader
  90 ; P9BE:    lfd f0, 0(r3)
  91 ; P9BE-NEXT:    xxlor v1, vs0, vs0
  92 ; P9BE-NEXT:    vperm v6, v3, v1, v4
  93 ; P9BE-NEXT:    vperm v1, v3, v1, v2
  94 ; P9BE-NEXT:    xvnegsp v1, v1
  95 ; P9BE-NEXT:    xvnegsp v6, v6
  96 ; P9BE-NEXT:    vabsduw v1, v1, v5
  97 ; P9BE-NEXT:    vabsduw v6, v6, v0
  98 ; P9BE-NEXT:    vadduwm v1, v6, v1
  99 ; P9BE-NEXT:    xxswapd v6, v1
 100 ; P9BE-NEXT:    vadduwm v1, v1, v6
 101 ; P9BE-NEXT:    xxspltw v6, v1, 1
 102 ; P9BE-NEXT:    vadduwm v1, v1, v6
 103 ; P9BE-NEXT:    vextuwlx r7, r5, v1
 104 ; P9BE-NEXT:    lfdx f0, r3, r4
 105 ; P9BE-NEXT:    add r6, r7, r6
 106 ; P9BE-NEXT:    add r7, r3, r4
 107 ; P9BE-NEXT:    xxlor v1, vs0, vs0
 108 ; P9BE-NEXT:    add r3, r7, r4
 109 ; P9BE-NEXT:    vperm v6, v3, v1, v2
 110 ; P9BE-NEXT:    vperm v1, v3, v1, v4
 111 ; P9BE-NEXT:    xvnegsp v6, v6
 112 ; P9BE-NEXT:    xvnegsp v1, v1
 113 ; P9BE-NEXT:    vabsduw v6, v6, v5
 114 ; P9BE-NEXT:    vabsduw v1, v1, v0
 115 ; P9BE-NEXT:    vadduwm v1, v1, v6
 116 ; P9BE-NEXT:    xxswapd v6, v1
 117 ; P9BE-NEXT:    vadduwm v1, v1, v6
 118 ; P9BE-NEXT:    xxspltw v6, v1, 1
 119 ; P9BE-NEXT:    vadduwm v1, v1, v6
 120 ; P9BE-NEXT:    vextuwlx r8, r5, v1
 121 ; P9BE-NEXT:    add r6, r8, r6
 122 ; P9BE-NEXT:    bdnz .LBB0_1
 123 ; P9BE-NEXT:  # %bb.2: # %for.cond.cleanup
 124 ; P9BE-NEXT:    extsw r3, r6
 125 ; P9BE-NEXT:    blr
 126 entry:
 127   %idx.ext = sext i32 %i_stride_pix1 to i64
 128   %0 = bitcast i8* %pix2 to <8 x i8>*
 129   %1 = load <8 x i8>, <8 x i8>* %0, align 1
 130   %2 = zext <8 x i8> %1 to <8 x i32>
 131   br label %for.cond1.preheader
 132
 133 for.cond1.preheader:                              ; preds = %for.cond1.preheader, %entry
 134   %y.024 = phi i32 [ 0, %entry ], [ %inc9.1, %for.cond1.preheader ]
 135   %i_sum.023 = phi i32 [ 0, %entry ], [ %op.extra.1, %for.cond1.preheader ]
 136   %pix1.addr.022 = phi i8* [ %pix1, %entry ], [ %add.ptr.1, %for.cond1.preheader ]
 137   %3 = bitcast i8* %pix1.addr.022 to <8 x i8>*
 138   %4 = load <8 x i8>, <8 x i8>* %3, align 1
 139   %5 = zext <8 x i8> %4 to <8 x i32>
 140   %6 = sub nsw <8 x i32> %5, %2
 141   %7 = icmp slt <8 x i32> %6, zeroinitializer
 142   %8 = sub nsw <8 x i32> zeroinitializer, %6
 143   %9 = select <8 x i1> %7, <8 x i32> %8, <8 x i32> %6
 144   %rdx.shuf = shufflevector <8 x i32> %9, <8 x i32> undef, <8 x i32> <i32 4, i32 5, i32 6, i32 7, i32 undef, i32 undef, i32 undef, i32 undef>
 145   %bin.rdx = add nsw <8 x i32> %9, %rdx.shuf
 146   %rdx.shuf32 = shufflevector <8 x i32> %bin.rdx, <8 x i32> undef, <8 x i32> <i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 147   %bin.rdx33 = add nsw <8 x i32> %bin.rdx, %rdx.shuf32
 148   %rdx.shuf34 = shufflevector <8 x i32> %bin.rdx33, <8 x i32> undef, <8 x i32> <i32 1, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 149   %bin.rdx35 = add nsw <8 x i32> %bin.rdx33, %rdx.shuf34
 150   %10 = extractelement <8 x i32> %bin.rdx35, i32 0
 151   %op.extra = add nsw i32 %10, %i_sum.023
 152   %add.ptr = getelementptr inbounds i8, i8* %pix1.addr.022, i64 %idx.ext
 153   %11 = bitcast i8* %add.ptr to <8 x i8>*
 154   %12 = load <8 x i8>, <8 x i8>* %11, align 1
 155   %13 = zext <8 x i8> %12 to <8 x i32>
 156   %14 = sub nsw <8 x i32> %13, %2
 157   %15 = icmp slt <8 x i32> %14, zeroinitializer
 158   %16 = sub nsw <8 x i32> zeroinitializer, %14
 159   %17 = select <8 x i1> %15, <8 x i32> %16, <8 x i32> %14
 160   %rdx.shuf.1 = shufflevector <8 x i32> %17, <8 x i32> undef, <8 x i32> <i32 4, i32 5, i32 6, i32 7, i32 undef, i32 undef, i32 undef, i32 undef>
 161   %bin.rdx.1 = add nsw <8 x i32> %17, %rdx.shuf.1
 162   %rdx.shuf32.1 = shufflevector <8 x i32> %bin.rdx.1, <8 x i32> undef, <8 x i32> <i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 163   %bin.rdx33.1 = add nsw <8 x i32> %bin.rdx.1, %rdx.shuf32.1
 164   %rdx.shuf34.1 = shufflevector <8 x i32> %bin.rdx33.1, <8 x i32> undef, <8 x i32> <i32 1, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 165   %bin.rdx35.1 = add nsw <8 x i32> %bin.rdx33.1, %rdx.shuf34.1
 166   %18 = extractelement <8 x i32> %bin.rdx35.1, i32 0
 167   %op.extra.1 = add nsw i32 %18, %op.extra
 168   %add.ptr.1 = getelementptr inbounds i8, i8* %add.ptr, i64 %idx.ext
 169   %inc9.1 = add nuw nsw i32 %y.024, 2
 170   %exitcond.1 = icmp eq i32 %inc9.1, 8
 171   br i1 %exitcond.1, label %for.cond.cleanup, label %for.cond1.preheader
 172
 173 for.cond.cleanup:                                 ; preds = %for.cond1.preheader
 174   ret i32 %op.extra.1
 175 }
 176
 177 ; Function Attrs: norecurse nounwind readonly
 178 define signext i32 @test_pre_inc_disable_2(i8* nocapture readonly %pix1, i8* nocapture readonly %pix2) {
 179 ; CHECK-LABEL: test_pre_inc_disable_2:
 180 ; CHECK:       # %bb.0: # %entry
 181 ; CHECK-NEXT:    lfd f0, 0(r3)
 182 ; CHECK-NEXT:    addis r3, r2, .LCPI1_0@toc@ha
 183 ; CHECK-NEXT:    addi r3, r3, .LCPI1_0@toc@l
 184 ; CHECK-NEXT:    lxvx v4, 0, r3
 185 ; CHECK-NEXT:    addis r3, r2, .LCPI1_1@toc@ha
 186 ; CHECK-NEXT:    xxpermdi v2, f0, f0, 2
 187 ; CHECK-NEXT:    lfd f0, 0(r4)
 188 ; CHECK-NEXT:    addi r3, r3, .LCPI1_1@toc@l
 189 ; CHECK-NEXT:    xxlxor v3, v3, v3
 190 ; CHECK-NEXT:    lxvx v0, 0, r3
 191 ; CHECK-NEXT:    xxpermdi v1, f0, f0, 2
 192 ; CHECK-NEXT:    vperm v5, v2, v3, v4
 193 ; CHECK-NEXT:    vperm v2, v3, v2, v0
 194 ; CHECK-NEXT:    vperm v0, v3, v1, v0
 195 ; CHECK-NEXT:    vperm v3, v1, v3, v4
 196 ; CHECK-NEXT:    vabsduw v2, v2, v0
 197 ; CHECK-NEXT:    vabsduw v3, v5, v3
 198 ; CHECK-NEXT:    vadduwm v2, v3, v2
 199 ; CHECK-NEXT:    xxswapd v3, v2
 200 ; CHECK-NEXT:    li r3, 0
 201 ; CHECK-NEXT:    vadduwm v2, v2, v3
 202 ; CHECK-NEXT:    xxspltw v3, v2, 2
 203 ; CHECK-NEXT:    vadduwm v2, v2, v3
 204 ; CHECK-NEXT:    vextuwrx r3, r3, v2
 205 ; CHECK-NEXT:    extsw r3, r3
 206 ; CHECK-NEXT:    blr
 207 ;
 208 ; P9BE-LABEL: test_pre_inc_disable_2:
 209 ; P9BE:       # %bb.0: # %entry
 210 ; P9BE-NEXT:    lfd f0, 0(r3)
 211 ; P9BE-NEXT:    addis r3, r2, .LCPI1_0@toc@ha
 212 ; P9BE-NEXT:    addi r3, r3, .LCPI1_0@toc@l
 213 ; P9BE-NEXT:    lxvx v4, 0, r3
 214 ; P9BE-NEXT:    addis r3, r2, .LCPI1_1@toc@ha
 215 ; P9BE-NEXT:    addi r3, r3, .LCPI1_1@toc@l
 216 ; P9BE-NEXT:    xxlor v2, vs0, vs0
 217 ; P9BE-NEXT:    lfd f0, 0(r4)
 218 ; P9BE-NEXT:    lxvx v0, 0, r3
 219 ; P9BE-NEXT:    xxlxor v3, v3, v3
 220 ; P9BE-NEXT:    xxlor v1, vs0, vs0
 221 ; P9BE-NEXT:    vperm v5, v3, v2, v4
 222 ; P9BE-NEXT:    vperm v2, v3, v2, v0
 223 ; P9BE-NEXT:    vperm v0, v3, v1, v0
 224 ; P9BE-NEXT:    vperm v3, v3, v1, v4
 225 ; P9BE-NEXT:    vabsduw v2, v2, v0
 226 ; P9BE-NEXT:    vabsduw v3, v5, v3
 227 ; P9BE-NEXT:    vadduwm v2, v3, v2
 228 ; P9BE-NEXT:    xxswapd v3, v2
 229 ; P9BE-NEXT:    vadduwm v2, v2, v3
 230 ; P9BE-NEXT:    xxspltw v3, v2, 1
 231 ; P9BE-NEXT:    vadduwm v2, v2, v3
 232 ; P9BE-NEXT:    li r3, 0
 233 ; P9BE-NEXT:    vextuwlx r3, r3, v2
 234 ; P9BE-NEXT:    extsw r3, r3
 235 ; P9BE-NEXT:    blr
 236 entry:
 237   %0 = bitcast i8* %pix1 to <8 x i8>*
 238   %1 = load <8 x i8>, <8 x i8>* %0, align 1
 239   %2 = zext <8 x i8> %1 to <8 x i32>
 240   %3 = bitcast i8* %pix2 to <8 x i8>*
 241   %4 = load <8 x i8>, <8 x i8>* %3, align 1
 242   %5 = zext <8 x i8> %4 to <8 x i32>
 243   %6 = sub nsw <8 x i32> %2, %5
 244   %7 = icmp slt <8 x i32> %6, zeroinitializer
 245   %8 = sub nsw <8 x i32> zeroinitializer, %6
 246   %9 = select <8 x i1> %7, <8 x i32> %8, <8 x i32> %6
 247   %rdx.shuf = shufflevector <8 x i32> %9, <8 x i32> undef, <8 x i32> <i32 4, i32 5, i32 6, i32 7, i32 undef, i32 undef, i32 undef, i32 undef>
 248   %bin.rdx = add nsw <8 x i32> %9, %rdx.shuf
 249   %rdx.shuf12 = shufflevector <8 x i32> %bin.rdx, <8 x i32> undef, <8 x i32> <i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 250   %bin.rdx13 = add nsw <8 x i32> %bin.rdx, %rdx.shuf12
 251   %rdx.shuf14 = shufflevector <8 x i32> %bin.rdx13, <8 x i32> undef, <8 x i32> <i32 1, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 252   %bin.rdx15 = add nsw <8 x i32> %bin.rdx13, %rdx.shuf14
 253   %10 = extractelement <8 x i32> %bin.rdx15, i32 0
 254   ret i32 %10
 255 }
 256
 257
 258 ; Generated from C source:
 259 ;
 260 ;#include <stdint.h>
 261 ;#include <stdlib.h>
 262 ;int test_pre_inc_disable_1( uint8_t *pix1, int i_stride_pix1, uint8_t *pix2 ) {
 263 ;    int i_sum = 0;
 264 ;    for( int y = 0; y < 8; y++ ) {
 265 ;        for( int x = 0; x < 8; x++) {
 266 ;            i_sum += abs( pix1[x] - pix2[x] )
 267 ;        }
 268 ;        pix1 += i_stride_pix1;
 269 ;    }
 270 ;    return i_sum;
 271 ;}
 272
 273 ;int test_pre_inc_disable_2( uint8_t *pix1, uint8_t *pix2 ) {
 274 ;  int i_sum = 0;
 275 ;  for( int x = 0; x < 8; x++ ) {
 276 ;    i_sum += abs( pix1[x] - pix2[x] );
 277 ;  }
 278 ;
 279 ;  return i_sum;
 280 ;}
 281
 282 define void @test32(i8* nocapture readonly %pix2, i32 signext %i_pix2) {
 283 entry:
 284   %idx.ext63 = sext i32 %i_pix2 to i64
 285   %add.ptr64 = getelementptr inbounds i8, i8* %pix2, i64 %idx.ext63
 286   %arrayidx5.1 = getelementptr inbounds i8, i8* %add.ptr64, i64 4
 287   %0 = bitcast i8* %add.ptr64 to <4 x i8>*
 288   %1 = load <4 x i8>, <4 x i8>* %0, align 1
 289   %reorder_shuffle117 = shufflevector <4 x i8> %1, <4 x i8> undef, <4 x i32> <i32 3, i32 2, i32 1, i32 0>
 290   %2 = zext <4 x i8> %reorder_shuffle117 to <4 x i32>
 291   %3 = sub nsw <4 x i32> zeroinitializer, %2
 292   %4 = bitcast i8* %arrayidx5.1 to <4 x i8>*
 293   %5 = load <4 x i8>, <4 x i8>* %4, align 1
 294   %reorder_shuffle115 = shufflevector <4 x i8> %5, <4 x i8> undef, <4 x i32> <i32 3, i32 2, i32 1, i32 0>
 295   %6 = zext <4 x i8> %reorder_shuffle115 to <4 x i32>
 296   %7 = sub nsw <4 x i32> zeroinitializer, %6
 297   %8 = shl nsw <4 x i32> %7, <i32 16, i32 16, i32 16, i32 16>
 298   %9 = add nsw <4 x i32> %8, %3
 299   %10 = sub nsw <4 x i32> %9, zeroinitializer
 300   %11 = shufflevector <4 x i32> undef, <4 x i32> %10, <4 x i32> <i32 2, i32 7, i32 0, i32 5>
 301   %12 = add nsw <4 x i32> zeroinitializer, %11
 302   %13 = shufflevector <4 x i32> %12, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 6, i32 7>
 303   store <4 x i32> %13, <4 x i32>* undef, align 16
 304   ret void
 305 ; CHECK-LABEL: test32:
 306 ; CHECK-NOT: lwzux
 307 ; CHECK-NOT: mtvsrws
 308 ; CHECK: lfiwzx
 309 ; CHECK: lfiwzx
 310 ; P9BE-CHECK-LABEL: test32:
 311 ; P9BE-CHECK-NOT: lwzux
 312 ; P9BE-CHECK-NOT: mtvsrws
 313 ; P9BE-CHECK: lfiwzx
 314 ; P9BE-CHECK: lfiwzx
 315 }
 316
 317 define void @test16(i16* nocapture readonly %sums, i32 signext %delta, i32 signext %thresh) {
 318 entry:
 319   %idxprom = sext i32 %delta to i64
 320   %add14 = add nsw i32 %delta, 8
 321   %idxprom15 = sext i32 %add14 to i64
 322   br label %for.body
 323
 324 for.body:                                         ; preds = %entry
 325   %arrayidx8 = getelementptr inbounds i16, i16* %sums, i64 %idxprom
 326   %0 = load i16, i16* %arrayidx8, align 2
 327   %arrayidx16 = getelementptr inbounds i16, i16* %sums, i64 %idxprom15
 328   %1 = load i16, i16* %arrayidx16, align 2
 329   %2 = insertelement <4 x i16> undef, i16 %0, i32 2
 330   %3 = insertelement <4 x i16> %2, i16 %1, i32 3
 331   %4 = zext <4 x i16> %3 to <4 x i32>
 332   %5 = sub nsw <4 x i32> zeroinitializer, %4
 333   %6 = sub nsw <4 x i32> zeroinitializer, %5
 334   %7 = select <4 x i1> undef, <4 x i32> %6, <4 x i32> %5
 335   %bin.rdx = add <4 x i32> %7, zeroinitializer
 336   %rdx.shuf54 = shufflevector <4 x i32> %bin.rdx, <4 x i32> undef, <4 x i32> <i32 1, i32 undef, i32 undef, i32 undef>
 337   %bin.rdx55 = add <4 x i32> %bin.rdx, %rdx.shuf54
 338   %8 = extractelement <4 x i32> %bin.rdx55, i32 0
 339   %op.extra = add nuw i32 %8, 0
 340   %cmp25 = icmp slt i32 %op.extra, %thresh
 341   br i1 %cmp25, label %if.then, label %if.end
 342
 343 if.then:                                          ; preds = %for.body
 344   unreachable
 345
 346 if.end:                                           ; preds = %for.body
 347   ret void
 348 ; CHECK-LABEL: test16:
 349 ; CHECK-NOT: lhzux
 350 ; CHECK: lxsihzx
 351 ; CHECK: lxsihzx
 352 ; P9BE-CHECK-LABEL: test16:
 353 ; P9BE-CHECK-NOT: lhzux
 354 ; P9BE-CHECK: lxsihzx
 355 ; P9BE-CHECK: lxsihzx
 356 }
 357
 358 define void @test8(i8* nocapture readonly %sums, i32 signext %delta, i32 signext %thresh) {
 359 entry:
 360   %idxprom = sext i32 %delta to i64
 361   %add14 = add nsw i32 %delta, 8
 362   %idxprom15 = sext i32 %add14 to i64
 363   br label %for.body
 364
 365 for.body:                                         ; preds = %entry
 366   %arrayidx8 = getelementptr inbounds i8, i8* %sums, i64 %idxprom
 367   %0 = load i8, i8* %arrayidx8, align 2
 368   %arrayidx16 = getelementptr inbounds i8, i8* %sums, i64 %idxprom15
 369   %1 = load i8, i8* %arrayidx16, align 2
 370   %2 = insertelement <4 x i8> undef, i8 %0, i32 2
 371   %3 = insertelement <4 x i8> %2, i8 %1, i32 3
 372   %4 = zext <4 x i8> %3 to <4 x i32>
 373   %5 = sub nsw <4 x i32> zeroinitializer, %4
 374   %6 = sub nsw <4 x i32> zeroinitializer, %5
 375   %7 = select <4 x i1> undef, <4 x i32> %6, <4 x i32> %5
 376   %bin.rdx = add <4 x i32> %7, zeroinitializer
 377   %rdx.shuf54 = shufflevector <4 x i32> %bin.rdx, <4 x i32> undef, <4 x i32> <i32 1, i32 undef, i32 undef, i32 undef>
 378   %bin.rdx55 = add <4 x i32> %bin.rdx, %rdx.shuf54
 379   %8 = extractelement <4 x i32> %bin.rdx55, i32 0
 380   %op.extra = add nuw i32 %8, 0
 381   %cmp25 = icmp slt i32 %op.extra, %thresh
 382   br i1 %cmp25, label %if.then, label %if.end
 383
 384 if.then:                                          ; preds = %for.body
 385   unreachable
 386
 387 if.end:                                           ; preds = %for.body
 388   ret void
 389 ; CHECK-LABEL: test8:
 390 ; CHECK-NOT: lbzux
 391 ; CHECK: lxsibzx
 392 ; CHECK: lxsibzx
 393 ; P9BE-CHECK-LABEL: test8:
 394 ; P9BE-CHECK-NOT: lbzux
 395 ; P9BE-CHECK: lxsibzx
 396 ; P9BE-CHECK: lxsibzx
 397 }