CREDITS.TXT

   1 This file is a partial list of people who have contributed to the LLVM
   2 project.  If you have contributed a patch or made some other contribution to
   3 LLVM, please submit a patch to this file to add yourself, and it will be
   4 done!
   5
   6 The list is sorted by surname and formatted to allow easy grepping and
   7 beautification by scripts.  The fields are: name (N), email (E), web-address
   8 (W), PGP key ID and fingerprint (P), description (D), snail-mail address
   9 (S), and (I) IRC handle.
  10
  11 N: Vikram Adve
  12 E: vadve@cs.uiuc.edu
  13 W: http://www.cs.uiuc.edu/~vadve/
  14 D: The Sparc64 backend, provider of much wisdom, and motivator for LLVM
  15
  16 N: Owen Anderson
  17 E: resistor@mac.com
  18 D: LCSSA pass and related LoopUnswitch work
  19 D: GVNPRE pass, DataLayout refactoring, random improvements
  20
  21 N: Henrik Bach
  22 D: MingW Win32 API portability layer
  23
  24 N: Aaron Ballman
  25 E: aaron@aaronballman.com
  26 D: Clang frontend, frontend attributes, Windows support, general bug fixing
  27 I: AaronBallman
  28
  29 N: Nate Begeman
  30 E: natebegeman@mac.com
  31 D: PowerPC backend developer
  32 D: Target-independent code generator and analysis improvements
  33
  34 N: Daniel Berlin
  35 E: dberlin@dberlin.org
  36 D: ET-Forest implementation.
  37 D: Sparse bitmap
  38
  39 N: David Blaikie
  40 E: dblaikie@gmail.com
  41 D: General bug fixing/fit & finish, mostly in Clang
  42
  43 N: Neil Booth
  44 E: neil@daikokuya.co.uk
  45 D: APFloat implementation.
  46
  47 N: Alex Bradbury
  48 E: asb@lowrisc.org
  49 D: RISC-V backend
  50
  51 N: Misha Brukman
  52 E: brukman+llvm@uiuc.edu
  53 W: http://misha.brukman.net
  54 D: Portions of X86 and Sparc JIT compilers, PowerPC backend
  55 D: Incremental bitcode loader
  56
  57 N: Cameron Buschardt
  58 E: buschard@uiuc.edu
  59 D: The `mem2reg' pass - promotes values stored in memory to registers
  60
  61 N: Brendon Cahoon
  62 E: bcahoon@codeaurora.org
  63 D: Loop unrolling with run-time trip counts.
  64
  65 N: Chandler Carruth
  66 E: chandlerc@gmail.com
  67 E: chandlerc@google.com
  68 D: Hashing algorithms and interfaces
  69 D: Inline cost analysis
  70 D: Machine block placement pass
  71 D: SROA
  72
  73 N: Casey Carter
  74 E: ccarter@uiuc.edu
  75 D: Fixes to the Reassociation pass, various improvement patches
  76
  77 N: Evan Cheng
  78 E: evan.cheng@apple.com
  79 D: ARM and X86 backends
  80 D: Instruction scheduler improvements
  81 D: Register allocator improvements
  82 D: Loop optimizer improvements
  83 D: Target-independent code generator improvements
  84
  85 N: Dan Villiom Podlaski Christiansen
  86 E: danchr@gmail.com
  87 E: danchr@cs.au.dk
  88 W: http://villiom.dk
  89 D: LLVM Makefile improvements
  90 D: Clang diagnostic & driver tweaks
  91 S: Aarhus, Denmark
  92
  93 N: Jeff Cohen
  94 E: jeffc@jolt-lang.org
  95 W: http://jolt-lang.org
  96 D: Native Win32 API portability layer
  97
  98 N: John T. Criswell
  99 E: criswell@uiuc.edu
 100 D: Original Autoconf support, documentation improvements, bug fixes
 101
 102 N: Anshuman Dasgupta
 103 E: adasgupt@codeaurora.org
 104 D: Deterministic finite automaton based infrastructure for VLIW packetization
 105
 106 N: Stefanus Du Toit
 107 E: stefanus.du.toit@intel.com
 108 D: Bug fixes and minor improvements
 109
 110 N: Rafael Avila de Espindola
 111 E: rafael@espindo.la
 112 D: MC and LLD work
 113
 114 N: Dave Estes
 115 E: cestes@codeaurora.org
 116 D: AArch64 machine description for Cortex-A53
 117
 118 N: Alkis Evlogimenos
 119 E: alkis@evlogimenos.com
 120 D: Linear scan register allocator, many codegen improvements, Java frontend
 121
 122 N: Hal Finkel
 123 E: hfinkel@anl.gov
 124 D: Basic-block autovectorization, PowerPC backend improvements
 125
 126 N: Eric Fiselier
 127 E: eric@efcs.ca
 128 D: LIT patches and documentation.
 129
 130 N: Ryan Flynn
 131 E: pizza@parseerror.com
 132 D: Miscellaneous bug fixes
 133
 134 N: Brian Gaeke
 135 E: gaeke@uiuc.edu
 136 W: http://www.students.uiuc.edu/~gaeke/
 137 D: Portions of X86 static and JIT compilers; initial SparcV8 backend
 138 D: Dynamic trace optimizer
 139 D: FreeBSD/X86 compatibility fixes, the llvm-nm tool
 140
 141 N: Nicolas Geoffray
 142 E: nicolas.geoffray@lip6.fr
 143 W: http://www-src.lip6.fr/homepages/Nicolas.Geoffray/
 144 D: PPC backend fixes for Linux
 145
 146 N: Louis Gerbarg
 147 E: lgg@apple.com
 148 D: Portions of the PowerPC backend
 149
 150 N: Saem Ghani
 151 E: saemghani@gmail.com
 152 D: Callgraph class cleanups
 153
 154 N: Mikhail Glushenkov
 155 E: foldr@codedgers.com
 156 D: Author of llvmc2
 157
 158 N: Dan Gohman
 159 E: sunfish@mozilla.com
 160 D: Miscellaneous bug fixes
 161 D: WebAssembly Backend
 162
 163 N: David Goodwin
 164 E: david@goodwinz.net
 165 D: Thumb-2 code generator
 166
 167 N: David Greene
 168 E: greened@obbligato.org
 169 D: Miscellaneous bug fixes
 170 D: Register allocation refactoring
 171
 172 N: Gabor Greif
 173 E: ggreif@gmail.com
 174 D: Improvements for space efficiency
 175
 176 N: James Grosbach
 177 E: grosbach@apple.com
 178 I: grosbach
 179 D: SjLj exception handling support
 180 D: General fixes and improvements for the ARM back-end
 181 D: MCJIT
 182 D: ARM integrated assembler and assembly parser
 183 D: Led effort for the backend formerly known as ARM64
 184
 185 N: Lang Hames
 186 E: lhames@gmail.com
 187 D: PBQP-based register allocator
 188
 189 N: Gordon Henriksen
 190 E: gordonhenriksen@mac.com
 191 D: Pluggable GC support
 192 D: C interface
 193 D: Ocaml bindings
 194
 195 N: Raul Fernandes Herbster
 196 E: raul@dsc.ufcg.edu.br
 197 D: JIT support for ARM
 198
 199 N: Paolo Invernizzi
 200 E: arathorn@fastwebnet.it
 201 D: Visual C++ compatibility fixes
 202
 203 N: Patrick Jenkins
 204 E: patjenk@wam.umd.edu
 205 D: Nightly Tester
 206
 207 N: Tony(Yanjun) Jiang
 208 E: jtony@ca.ibm.com
 209 D: PowerPC Backend Developer
 210 D: Improvements to the PPC backend and miscellaneous bug fixes
 211
 212 N: Dale Johannesen
 213 E: dalej@apple.com
 214 D: ARM constant islands improvements
 215 D: Tail merging improvements
 216 D: Rewrite X87 back end
 217 D: Use APFloat for floating point constants widely throughout compiler
 218 D: Implement X87 long double
 219
 220 N: Brad Jones
 221 E: kungfoomaster@nondot.org
 222 D: Support for packed types
 223
 224 N: Rod Kay
 225 E: rkay@auroraux.org
 226 D: Author of LLVM Ada bindings
 227
 228 N: Erich Keane
 229 E: erich.keane@intel.com
 230 D: A variety of Clang contributions including function multiversioning, regcall/vectorcall.
 231 I: ErichKeane
 232
 233 N: Eric Kidd
 234 W: http://randomhacks.net/
 235 D: llvm-config script
 236
 237 N: Anton Korobeynikov
 238 E: anton at korobeynikov dot info
 239 D: Mingw32 fixes, cross-compiling support, stdcall/fastcall calling conv.
 240 D: x86/linux PIC codegen, aliases, regparm/visibility attributes
 241 D: Switch lowering refactoring
 242
 243 N: Sumant Kowshik
 244 E: kowshik@uiuc.edu
 245 D: Author of the original C backend
 246
 247 N: Benjamin Kramer
 248 E: benny.kra@gmail.com
 249 D: Miscellaneous bug fixes
 250
 251 N: Sundeep Kushwaha
 252 E: sundeepk@codeaurora.org
 253 D: Implemented DFA-based target independent VLIW packetizer
 254
 255 N: Christopher Lamb
 256 E: christopher.lamb@gmail.com
 257 D: aligned load/store support, parts of noalias and restrict support
 258 D: vreg subreg infrastructure, X86 codegen improvements based on subregs
 259 D: address spaces
 260
 261 N: Jim Laskey
 262 E: jlaskey@apple.com
 263 D: Improvements to the PPC backend, instruction scheduling
 264 D: Debug and Dwarf implementation
 265 D: Auto upgrade mangler
 266 D: llvm-gcc4 svn wrangler
 267
 268 N: Chris Lattner
 269 E: sabre@nondot.org
 270 W: http://nondot.org/~sabre/
 271 D: Primary architect of LLVM
 272
 273 N: Tanya Lattner (Tanya Brethour)
 274 E: tonic@nondot.org
 275 W: http://nondot.org/~tonic/
 276 D: The initial llvm-ar tool, converted regression testsuite to dejagnu
 277 D: Modulo scheduling in the SparcV9 backend
 278 D: Release manager (1.7+)
 279
 280 N: Sylvestre Ledru
 281 E: sylvestre@debian.org
 282 W: http://sylvestre.ledru.info/
 283 W: https://apt.llvm.org/
 284 D: Debian and Ubuntu packaging
 285 D: Continuous integration with jenkins
 286
 287 N: Andrew Lenharth
 288 E: alenhar2@cs.uiuc.edu
 289 W: http://www.lenharth.org/~andrewl/
 290 D: Alpha backend
 291 D: Sampling based profiling
 292
 293 N: Nick Lewycky
 294 E: nicholas@mxc.ca
 295 D: PredicateSimplifier pass
 296
 297 N: Tony Linthicum, et. al.
 298 E: tlinth@codeaurora.org
 299 D: Backend for Qualcomm's Hexagon VLIW processor.
 300
 301 N: Bruno Cardoso Lopes
 302 E: bruno.cardoso@gmail.com
 303 I: bruno
 304 W: http://brunocardoso.cc
 305 D: Mips backend
 306 D: Random ARM integrated assembler and assembly parser improvements
 307 D: General X86 AVX1 support
 308
 309 N: Duraid Madina
 310 E: duraid@octopus.com.au
 311 W: http://kinoko.c.u-tokyo.ac.jp/~duraid/
 312 D: IA64 backend, BigBlock register allocator
 313
 314 N: John McCall
 315 E: rjmccall@apple.com
 316 D: Clang semantic analysis and IR generation
 317
 318 N: Michael McCracken
 319 E: michael.mccracken@gmail.com
 320 D: Line number support for llvmgcc
 321
 322 N: Vladimir Merzliakov
 323 E: wanderer@rsu.ru
 324 D: Test suite fixes for FreeBSD
 325
 326 N: Scott Michel
 327 E: scottm@aero.org
 328 D: Added STI Cell SPU backend.
 329
 330 N: Kai Nacke
 331 E: kai@redstar.de
 332 D: Support for implicit TLS model used with MS VC runtime
 333 D: Dumping of Win64 EH structures
 334
 335 N: Takumi Nakamura
 336 I: chapuni
 337 E: geek4civic@gmail.com
 338 E: chapuni@hf.rim.or.jp
 339 D: Maintaining the Git monorepo
 340 W: https://github.com/llvm-project/
 341 S: Ebina, Japan
 342
 343 N: Edward O'Callaghan
 344 E: eocallaghan@auroraux.org
 345 W: http://www.auroraux.org
 346 D: Add Clang support with various other improvements to utils/NewNightlyTest.pl
 347 D: Fix and maintain Solaris & AuroraUX support for llvm, various build warnings
 348 D: and error clean ups.
 349
 350 N: Morten Ofstad
 351 E: morten@hue.no
 352 D: Visual C++ compatibility fixes
 353
 354 N: Jakob Stoklund Olesen
 355 E: stoklund@2pi.dk
 356 D: Machine code verifier
 357 D: Blackfin backend
 358 D: Fast register allocator
 359 D: Greedy register allocator
 360
 361 N: Richard Osborne
 362 E: richard@xmos.com
 363 D: XCore backend
 364
 365 N: Piotr Padlewski
 366 E: piotr.padlewski@gmail.com
 367 D: !invariant.group metadata and other intrinsics for devirtualization in clang
 368
 369 N: Devang Patel
 370 E: dpatel@apple.com
 371 D: LTO tool, PassManager rewrite, Loop Pass Manager, Loop Rotate
 372 D: GCC PCH Integration (llvm-gcc), llvm-gcc improvements
 373 D: Optimizer improvements, Loop Index Split
 374
 375 N: Ana Pazos
 376 E: apazos@codeaurora.org
 377 D: Fixes and improvements to the AArch64 backend
 378
 379 N: Wesley Peck
 380 E: peckw@wesleypeck.com
 381 W: http://wesleypeck.com/
 382 D: MicroBlaze backend
 383
 384 N: Francois Pichet
 385 E: pichet2000@gmail.com
 386 D: MSVC support
 387
 388 N: Adrian Prantl
 389 E: aprantl@apple.com
 390 D: Debug Information
 391
 392 N: Vladimir Prus
 393 W: http://vladimir_prus.blogspot.com
 394 E: ghost@cs.msu.su
 395 D: Made inst_iterator behave like a proper iterator, LowerConstantExprs pass
 396
 397 N: Kalle Raiskila
 398 E: kalle.rasikila@nokia.com
 399 D: Some bugfixes to CellSPU
 400
 401 N: Xerxes Ranby
 402 E: xerxes@zafena.se
 403 D: Cmake dependency chain and various bug fixes
 404
 405 N: Alex Rosenberg
 406 E: alexr@leftfield.org
 407 I: arosenberg
 408 D: ARM calling conventions rewrite, hard float support
 409
 410 N: Chad Rosier
 411 E: mcrosier@codeaurora.org
 412 I: mcrosier
 413 D: AArch64 fast instruction selection pass
 414 D: Fixes and improvements to the ARM fast-isel pass
 415 D: Fixes and improvements to the AArch64 backend
 416
 417 N: Nadav Rotem
 418 E: nadav.rotem@me.com
 419 D: X86 code generation improvements, Loop Vectorizer, SLP Vectorizer
 420
 421 N: Roman Samoilov
 422 E: roman@codedgers.com
 423 D: MSIL backend
 424
 425 N: Duncan Sands
 426 E: baldrick@free.fr
 427 I: baldrick
 428 D: Ada support in llvm-gcc
 429 D: Dragonegg plugin
 430 D: Exception handling improvements
 431 D: Type legalizer rewrite
 432
 433 N: Ruchira Sasanka
 434 E: sasanka@uiuc.edu
 435 D: Graph coloring register allocator for the Sparc64 backend
 436
 437 N: Arnold Schwaighofer
 438 E: arnold.schwaighofer@gmail.com
 439 D: Tail call optimization for the x86 backend
 440
 441 N: Shantonu Sen
 442 E: ssen@apple.com
 443 D: Miscellaneous bug fixes
 444
 445 N: Anand Shukla
 446 E: ashukla@cs.uiuc.edu
 447 D: The `paths' pass
 448
 449 N: Michael J. Spencer
 450 E: bigcheesegs@gmail.com
 451 D: Shepherding Windows COFF support into MC.
 452 D: Lots of Windows stuff.
 453
 454 N: Reid Spencer
 455 E: rspencer@reidspencer.com
 456 W: http://reidspencer.com/
 457 D: Lots of stuff, see: http://wiki.llvm.org/index.php/User:Reid
 458
 459 N: Alp Toker
 460 E: alp@nuanti.com
 461 W: http://atoker.com/
 462 D: C++ frontend next generation standards implementation
 463
 464 N: Craig Topper
 465 E: craig.topper@gmail.com
 466 D: X86 codegen and disassembler improvements. AVX2 support.
 467
 468 N: Edwin Torok
 469 E: edwintorok@gmail.com
 470 D: Miscellaneous bug fixes
 471
 472 N: Adam Treat
 473 E: manyoso@yahoo.com
 474 D: C++ bugs filed, and C++ front-end bug fixes.
 475
 476 N: Andrew Trick
 477 E: atrick@apple.com
 478 D: Instruction Scheduling, ...
 479
 480 N: Lauro Ramos Venancio
 481 E: lauro.venancio@indt.org.br
 482 D: ARM backend improvements
 483 D: Thread Local Storage implementation
 484
 485 N: Bill Wendling
 486 I: wendling
 487 E: isanbard@gmail.com
 488 D: Release manager, IR Linker, LTO
 489 D: Bunches of stuff
 490
 491 N: Bob Wilson
 492 E: bob.wilson@acm.org
 493 D: Advanced SIMD (NEON) support in the ARM backend.