llvm/lib/Target/SPIRV/SPIRVRegisterBanks.td

   1 //===-- SPIRVRegisterBanks.td - Describe SPIR-V RegBanks ---*- tablegen -*-===//
   2 //
   3 // Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
   4 // See https://llvm.org/LICENSE.txt for license information.
   5 // SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
   6 //
   7 //===----------------------------------------------------------------------===//
   8
   9 // Although RegisterBankSelection is disabled we need to distinct the banks
  10 // as InstructionSelector RegClass checking code relies on them
  11 def IDRegBank : RegisterBank<"IDBank", [ID]>;
  12 def fIDRegBank : RegisterBank<"fIDBank", [fID]>;
  13 def vIDRegBank : RegisterBank<"vIDBank", [vID]>;
  14 def vfIDRegBank : RegisterBank<"vfIDBank", [vfID]>;
  15 def vpIDRegBank : RegisterBank<"vpIDBank", [vpID]>;
  16 def TYPERegBank : RegisterBank<"TYPEBank", [TYPE]>;