llvm/test/CodeGen/AArch64/sve2p1-intrinsics-bfmul_lane.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2p1 -mattr=+b16b16 -verify-machineinstrs < %s | FileCheck %s
   3
   4 define <vscale x 8 x bfloat> @bfmul_lane_idx1(<vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b) {
   5 ; CHECK-LABEL: bfmul_lane_idx1:
   6 ; CHECK:       // %bb.0:
   7 ; CHECK-NEXT:    bfmul z0.h, z0.h, z1.h[1]
   8 ; CHECK-NEXT:    ret
   9   %out = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fmul.lane.nxv8bf16(<vscale x 8 x bfloat> %a,
  10                                                                           <vscale x 8 x bfloat> %b,
  11                                                                           i32 1)
  12   ret <vscale x 8 x bfloat> %out
  13 }
  14
  15 define <vscale x 8 x bfloat> @bfmul_lane_idx3(<vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b) {
  16 ; CHECK-LABEL: bfmul_lane_idx3:
  17 ; CHECK:       // %bb.0:
  18 ; CHECK-NEXT:    bfmul z0.h, z0.h, z1.h[3]
  19 ; CHECK-NEXT:    ret
  20   %out = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fmul.lane.nxv8bf16(<vscale x 8 x bfloat> %a,
  21                                                                           <vscale x 8 x bfloat> %b,
  22                                                                           i32 3)
  23   ret <vscale x 8 x bfloat> %out
  24 }
  25
  26 define <vscale x 8 x bfloat> @bfmul_lane_idx7(<vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b) {
  27 ; CHECK-LABEL: bfmul_lane_idx7:
  28 ; CHECK:       // %bb.0:
  29 ; CHECK-NEXT:    bfmul z0.h, z0.h, z1.h[7]
  30 ; CHECK-NEXT:    ret
  31   %out = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fmul.lane.nxv8bf16(<vscale x 8 x bfloat> %a,
  32                                                                           <vscale x 8 x bfloat> %b,
  33                                                                           i32 7)
  34   ret <vscale x 8 x bfloat> %out
  35 }
  36
  37 declare <vscale x 8 x bfloat> @llvm.aarch64.sve.fmul.lane.nxv8bf16(<vscale x 8 x bfloat>, <vscale x 8 x bfloat>, i32)