llvm/test/CodeGen/AMDGPU/dagcombine-lshr-and-cmp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 ; RUN: llc -mtriple=amdgcn-- -stop-after=amdgpu-isel -verify-machineinstrs -O0 < %s | FileCheck -check-prefix=GCN %s
   3
   4 define i32 @divergent_lshr_and_cmp(i32 %x) {
   5   ; GCN-LABEL: name: divergent_lshr_and_cmp
   6   ; GCN: bb.0.entry:
   7   ; GCN-NEXT:   successors: %bb.1(0x40000000), %bb.2(0x40000000)
   8   ; GCN-NEXT:   liveins: $vgpr0
   9   ; GCN-NEXT: {{  $}}
  10   ; GCN-NEXT:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  11   ; GCN-NEXT:   [[V_AND_B32_e64_:%[0-9]+]]:vgpr_32 = V_AND_B32_e64 2, [[COPY]], implicit $exec
  12   ; GCN-NEXT:   [[V_CMP_NE_U32_e64_:%[0-9]+]]:sreg_64 = V_CMP_NE_U32_e64 killed [[V_AND_B32_e64_]], 0, implicit $exec
  13   ; GCN-NEXT:   [[SI_IF:%[0-9]+]]:sreg_64 = SI_IF killed [[V_CMP_NE_U32_e64_]], %bb.2, implicit-def dead $exec, implicit-def dead $scc, implicit $exec
  14   ; GCN-NEXT:   S_BRANCH %bb.1
  15   ; GCN-NEXT: {{  $}}
  16   ; GCN-NEXT: bb.1.out.true:
  17   ; GCN-NEXT:   successors: %bb.2(0x80000000)
  18   ; GCN-NEXT: {{  $}}
  19   ; GCN-NEXT:   [[S_MOV_B32_:%[0-9]+]]:sreg_32 = S_MOV_B32 2
  20   ; GCN-NEXT:   [[V_LSHLREV_B32_e64_:%[0-9]+]]:vgpr_32 = V_LSHLREV_B32_e64 killed [[S_MOV_B32_]], [[COPY]], implicit $exec
  21   ; GCN-NEXT:   S_BRANCH %bb.2
  22   ; GCN-NEXT: {{  $}}
  23   ; GCN-NEXT: bb.2.UnifiedReturnBlock:
  24   ; GCN-NEXT:   [[PHI:%[0-9]+]]:vgpr_32 = PHI [[COPY]], %bb.0, [[V_LSHLREV_B32_e64_]], %bb.1
  25   ; GCN-NEXT:   SI_END_CF [[SI_IF]], implicit-def dead $exec, implicit-def dead $scc, implicit $exec
  26   ; GCN-NEXT:   $vgpr0 = COPY [[PHI]]
  27   ; GCN-NEXT:   SI_RETURN implicit $vgpr0
  28 entry:
  29   %0 = and i32 %x, 2
  30   %1 = icmp ne i32 %0, 0
  31   br i1 %1, label %out.true, label %out.else
  32
  33 out.true:
  34   %2 = shl i32 %x, 2
  35   ret i32 %2
  36
  37 out.else:
  38   ret i32 %x
  39 }
  40
  41 define amdgpu_kernel void @uniform_opt_lshr_and_cmp(ptr addrspace(1) %out, i32 %x) {
  42   ; GCN-LABEL: name: uniform_opt_lshr_and_cmp
  43   ; GCN: bb.0.entry:
  44   ; GCN-NEXT:   successors: %bb.1(0x40000000), %bb.2(0x40000000)
  45   ; GCN-NEXT:   liveins: $sgpr2_sgpr3
  46   ; GCN-NEXT: {{  $}}
  47   ; GCN-NEXT:   [[COPY:%[0-9]+]]:sgpr_64(p4) = COPY $sgpr2_sgpr3
  48   ; GCN-NEXT:   [[S_LOAD_DWORDX2_IMM:%[0-9]+]]:sreg_64_xexec = S_LOAD_DWORDX2_IMM [[COPY]](p4), 9, 0 :: (dereferenceable invariant load (s64) from %ir.out.kernarg.offset, align 4, addrspace 4)
  49   ; GCN-NEXT:   [[S_LOAD_DWORD_IMM:%[0-9]+]]:sreg_32_xm0_xexec = S_LOAD_DWORD_IMM [[COPY]](p4), 11, 0 :: (dereferenceable invariant load (s32) from %ir.x.kernarg.offset, addrspace 4)
  50   ; GCN-NEXT:   [[COPY1:%[0-9]+]]:sreg_64 = COPY [[S_LOAD_DWORDX2_IMM]]
  51   ; GCN-NEXT:   [[S_MOV_B32_:%[0-9]+]]:sreg_32 = S_MOV_B32 2
  52   ; GCN-NEXT:   [[S_AND_B32_:%[0-9]+]]:sreg_32 = S_AND_B32 [[S_LOAD_DWORD_IMM]], killed [[S_MOV_B32_]], implicit-def dead $scc
  53   ; GCN-NEXT:   [[S_AND_B32_1:%[0-9]+]]:sreg_32 = S_AND_B32 2, [[S_LOAD_DWORD_IMM]], implicit-def dead $scc
  54   ; GCN-NEXT:   S_CMP_LG_U32 killed [[S_AND_B32_1]], 0, implicit-def $scc
  55   ; GCN-NEXT:   [[COPY2:%[0-9]+]]:sreg_64 = COPY $scc
  56   ; GCN-NEXT:   [[COPY3:%[0-9]+]]:sreg_64_xexec = COPY [[COPY2]]
  57   ; GCN-NEXT:   [[S_MOV_B32_1:%[0-9]+]]:sreg_32 = S_MOV_B32 0
  58   ; GCN-NEXT:   S_CMP_EQ_U32 killed [[S_AND_B32_]], killed [[S_MOV_B32_1]], implicit-def $scc
  59   ; GCN-NEXT:   S_CBRANCH_SCC1 %bb.2, implicit $scc
  60   ; GCN-NEXT:   S_BRANCH %bb.1
  61   ; GCN-NEXT: {{  $}}
  62   ; GCN-NEXT: bb.1.out.true:
  63   ; GCN-NEXT:   [[S_MOV_B64_:%[0-9]+]]:sreg_64 = S_MOV_B64 -1
  64   ; GCN-NEXT:   [[S_XOR_B64_:%[0-9]+]]:sreg_64_xexec = S_XOR_B64 [[COPY3]], killed [[S_MOV_B64_]], implicit-def dead $scc
  65   ; GCN-NEXT:   [[COPY4:%[0-9]+]]:sreg_32 = COPY [[COPY1]].sub1
  66   ; GCN-NEXT:   [[COPY5:%[0-9]+]]:sreg_32 = COPY [[COPY1]].sub0
  67   ; GCN-NEXT:   [[S_MOV_B32_2:%[0-9]+]]:sreg_32 = S_MOV_B32 61440
  68   ; GCN-NEXT:   [[S_MOV_B32_3:%[0-9]+]]:sreg_32 = S_MOV_B32 -1
  69   ; GCN-NEXT:   [[REG_SEQUENCE:%[0-9]+]]:sgpr_128 = REG_SEQUENCE killed [[COPY5]], %subreg.sub0, killed [[COPY4]], %subreg.sub1, killed [[S_MOV_B32_3]], %subreg.sub2, killed [[S_MOV_B32_2]], %subreg.sub3
  70   ; GCN-NEXT:   [[V_CNDMASK_B32_e64_:%[0-9]+]]:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, killed [[S_XOR_B64_]], implicit $exec
  71   ; GCN-NEXT:   BUFFER_STORE_BYTE_OFFSET killed [[V_CNDMASK_B32_e64_]], killed [[REG_SEQUENCE]], 0, 0, 0, 0, implicit $exec :: (store (s8) into %ir.out.load, addrspace 1)
  72   ; GCN-NEXT:   S_ENDPGM 0
  73   ; GCN-NEXT: {{  $}}
  74   ; GCN-NEXT: bb.2.out.else:
  75   ; GCN-NEXT:   [[COPY6:%[0-9]+]]:sreg_32 = COPY [[COPY1]].sub1
  76   ; GCN-NEXT:   [[COPY7:%[0-9]+]]:sreg_32 = COPY [[COPY1]].sub0
  77   ; GCN-NEXT:   [[S_MOV_B32_4:%[0-9]+]]:sreg_32 = S_MOV_B32 61440
  78   ; GCN-NEXT:   [[S_MOV_B32_5:%[0-9]+]]:sreg_32 = S_MOV_B32 -1
  79   ; GCN-NEXT:   [[REG_SEQUENCE1:%[0-9]+]]:sgpr_128 = REG_SEQUENCE killed [[COPY7]], %subreg.sub0, killed [[COPY6]], %subreg.sub1, killed [[S_MOV_B32_5]], %subreg.sub2, killed [[S_MOV_B32_4]], %subreg.sub3
  80   ; GCN-NEXT:   [[V_CNDMASK_B32_e64_1:%[0-9]+]]:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, [[COPY3]], implicit $exec
  81   ; GCN-NEXT:   BUFFER_STORE_BYTE_OFFSET killed [[V_CNDMASK_B32_e64_1]], killed [[REG_SEQUENCE1]], 0, 0, 0, 0, implicit $exec :: (store (s8) into %ir.out.load, addrspace 1)
  82   ; GCN-NEXT:   S_ENDPGM 0
  83 entry:
  84   %0 = and i32 %x, 2
  85   %1 = icmp ne i32 %0, 0
  86   br i1 %1, label %out.true, label %out.else
  87
  88 out.true:
  89   %2 = xor i1 %1, -1
  90   store i1 %2, ptr addrspace(1) %out
  91   ret void
  92
  93 out.else:
  94   store i1 %1, ptr addrspace(1) %out
  95   ret void
  96 }
  97
  98 !llvm.module.flags = !{!0}
  99 !0 = !{i32 1, !"amdgpu_code_object_version", i32 500}