llvm/test/CodeGen/AMDGPU/llvm.amdgcn.atomic.csub.ll

   1 ; RUN: llc < %s -mtriple=amdgcn -mcpu=gfx1030 -verify-machineinstrs | FileCheck %s -check-prefixes=GCN,PREGFX12
   2 ; RUN: llc < %s -mtriple=amdgcn -mcpu=gfx1031 -verify-machineinstrs | FileCheck %s -check-prefixes=GCN,PREGFX12
   3 ; RUN: llc < %s -mtriple=amdgcn -mcpu=gfx1200 -verify-machineinstrs | FileCheck %s -check-prefixes=GCN,GFX12PLUS
   4
   5 declare i32 @llvm.amdgcn.buffer.atomic.csub(i32, <4 x i32>, i32, i32, i1)
   6 declare i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1), i32)
   7
   8 ; GCN-LABEL: {{^}}buffer_atomic_csub_rtn:
   9 ; PREGFX12: buffer_atomic_csub v0, v1, s[0:3], 0 idxen glc
  10 ; GFX12PLUS: buffer_atomic_sub_clamp_u32 v0, v1, s[0:3], null idxen th:TH_ATOMIC_RETURN
  11 define amdgpu_ps void @buffer_atomic_csub_rtn(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex) {
  12 main_body:
  13   %ret = call i32 @llvm.amdgcn.buffer.atomic.csub(i32 %data, <4 x i32> %rsrc, i32 %vindex, i32 0, i1 0)
  14   ret void
  15 }
  16
  17 ; GCN-LABEL: {{^}}buffer_atomic_csub_no_rtn:
  18 ; PREGFX12: buffer_atomic_csub v0, v1, s[0:3], 0 idxen
  19 ; GFX12PLUS: buffer_atomic_sub_clamp_u32 v0, v1, s[0:3], null idxen
  20 define amdgpu_ps void @buffer_atomic_csub_no_rtn(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex) #0 {
  21 main_body:
  22   %ret = call i32 @llvm.amdgcn.buffer.atomic.csub(i32 %data, <4 x i32> %rsrc, i32 %vindex, i32 0, i1 0)
  23   ret void
  24 }
  25
  26 ; GCN-LABEL: {{^}}buffer_atomic_csub_off4_slc_rtn:
  27 ; PREGFX12: buffer_atomic_csub v0, v1, s[0:3], 0 idxen offset:4 glc slc
  28 ; GFX12PLUS: buffer_atomic_sub_clamp_u32 v0, v1, s[0:3], null idxen offset:4 th:TH_ATOMIC_NT_RETURN
  29 define amdgpu_ps void @buffer_atomic_csub_off4_slc_rtn(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex) {
  30 main_body:
  31   %ret = call i32 @llvm.amdgcn.buffer.atomic.csub(i32 %data, <4 x i32> %rsrc, i32 %vindex, i32 4, i1 1)
  32   ret void
  33 }
  34
  35 ; GCN-LABEL: {{^}}buffer_atomic_csub_off4_slc_no_rtn:
  36 ; PREGFX12: buffer_atomic_csub v0, v1, s[0:3], 0 idxen offset:4 slc
  37 ; GFX12PLUS: buffer_atomic_sub_clamp_u32 v0, v1, s[0:3], null idxen offset:4 th:TH_ATOMIC_NT
  38 define amdgpu_ps void @buffer_atomic_csub_off4_slc_no_rtn(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex) #0 {
  39 main_body:
  40   %ret = call i32 @llvm.amdgcn.buffer.atomic.csub(i32 %data, <4 x i32> %rsrc, i32 %vindex, i32 4, i1 1)
  41   ret void
  42 }
  43
  44 ; GCN-LABEL: {{^}}global_atomic_csub_rtn:
  45 ; PREGFX12: global_atomic_csub v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9:]+}}, s{{\[[0-9]+:[0-9]+\]}} glc
  46 ; GFX12PLUS: global_atomic_sub_clamp_u32 v0, v0, v1, s[0:1] th:TH_ATOMIC_RETURN
  47 define amdgpu_kernel void @global_atomic_csub_rtn(ptr addrspace(1) %ptr, i32 %data) {
  48 main_body:
  49   %ret = call i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1) %ptr, i32 %data)
  50   ret void
  51 }
  52
  53 ; GCN-LABEL: {{^}}global_atomic_csub_no_rtn:
  54 ; PREGFX12: global_atomic_csub v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}}
  55 ; GFX12PLUS: global_atomic_sub_clamp_u32 v0, v1, s[0:1]
  56 define amdgpu_kernel void @global_atomic_csub_no_rtn(ptr addrspace(1) %ptr, i32 %data) #0 {
  57 main_body:
  58   %ret = call i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1) %ptr, i32 %data)
  59   ret void
  60 }
  61
  62 ; GCN-LABEL: {{^}}global_atomic_csub_off4_rtn:
  63 ; PREGFX12: global_atomic_csub v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:4 glc
  64 ; GFX12PLUS: global_atomic_sub_clamp_u32 v0, v0, v1, s[0:1] offset:4 th:TH_ATOMIC_RETURN
  65 define amdgpu_kernel void @global_atomic_csub_off4_rtn(ptr addrspace(1) %ptr, i32 %data) {
  66 main_body:
  67   %p = getelementptr i32, ptr addrspace(1) %ptr, i64 1
  68   %ret = call i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1) %p, i32 %data)
  69   ret void
  70 }
  71
  72 ; GCN-LABEL: {{^}}global_atomic_csub_off4_no_rtn:
  73 ; PREGFX12: global_atomic_csub v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:4
  74 ; GFX12PLUS: global_atomic_sub_clamp_u32 v0, v1, s[0:1] offset:4
  75 define amdgpu_kernel void @global_atomic_csub_off4_no_rtn(ptr addrspace(1) %ptr, i32 %data) #0 {
  76 main_body:
  77   %p = getelementptr i32, ptr addrspace(1) %ptr, i64 1
  78   %ret = call i32 @llvm.amdgcn.global.atomic.csub(ptr addrspace(1) %p, i32 %data)
  79   ret void
  80 }
  81
  82 attributes #0 = { "target-features"="+atomic-csub-no-rtn-insts" }