llvm/test/CodeGen/AMDGPU/spill192.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn -mcpu=tahiti -run-pass=regallocfast -o - %s | FileCheck -check-prefix=SPILLED %s
   3 # RUN: llc -mtriple=amdgcn -mcpu=tahiti -run-pass=regallocfast,si-lower-sgpr-spills -o - %s | FileCheck -check-prefix=EXPANDED %s
   4
   5 # Make sure spill/restore of 192 bit registers works. We have to
   6 # settle for a MIR test for now since inlineasm fails without 192-bit
   7 # MVT.
   8
   9 ---
  10 name: spill_restore_sgpr192
  11 tracksRegLiveness: true
  12 machineFunctionInfo:
  13   scratchRSrcReg: $sgpr0_sgpr1_sgpr2_sgpr3
  14   stackPtrOffsetReg: $sgpr32
  15 body: |
  16   ; SPILLED-LABEL: name: spill_restore_sgpr192
  17   ; SPILLED: bb.0:
  18   ; SPILLED-NEXT:   successors: %bb.1(0x80000000)
  19   ; SPILLED-NEXT: {{  $}}
  20   ; SPILLED-NEXT:   S_NOP 0, implicit-def renamable $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9
  21   ; SPILLED-NEXT:   SI_SPILL_S192_SAVE killed $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9, %stack.0, implicit $exec, implicit $sgpr32 :: (store (s192) into %stack.0, align 4, addrspace 5)
  22   ; SPILLED-NEXT:   S_CBRANCH_SCC1 %bb.1, implicit undef $scc
  23   ; SPILLED-NEXT: {{  $}}
  24   ; SPILLED-NEXT: bb.1:
  25   ; SPILLED-NEXT:   successors: %bb.2(0x80000000)
  26   ; SPILLED-NEXT: {{  $}}
  27   ; SPILLED-NEXT:   S_NOP 1
  28   ; SPILLED-NEXT: {{  $}}
  29   ; SPILLED-NEXT: bb.2:
  30   ; SPILLED-NEXT:   $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9 = SI_SPILL_S192_RESTORE %stack.0, implicit $exec, implicit $sgpr32 :: (load (s192) from %stack.0, align 4, addrspace 5)
  31   ; SPILLED-NEXT:   S_NOP 0, implicit killed renamable $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9
  32   ;
  33   ; EXPANDED-LABEL: name: spill_restore_sgpr192
  34   ; EXPANDED: bb.0:
  35   ; EXPANDED-NEXT:   successors: %bb.1(0x80000000)
  36   ; EXPANDED-NEXT: {{  $}}
  37   ; EXPANDED-NEXT:   [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  38   ; EXPANDED-NEXT:   S_NOP 0, implicit-def renamable $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9
  39   ; EXPANDED-NEXT:   [[DEF:%[0-9]+]]:vgpr_32 = SI_SPILL_S32_TO_VGPR $sgpr4, 0, [[DEF]], implicit-def $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9, implicit $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9
  40   ; EXPANDED-NEXT:   [[DEF:%[0-9]+]]:vgpr_32 = SI_SPILL_S32_TO_VGPR $sgpr5, 1, [[DEF]]
  41   ; EXPANDED-NEXT:   [[DEF:%[0-9]+]]:vgpr_32 = SI_SPILL_S32_TO_VGPR $sgpr6, 2, [[DEF]]
  42   ; EXPANDED-NEXT:   [[DEF:%[0-9]+]]:vgpr_32 = SI_SPILL_S32_TO_VGPR $sgpr7, 3, [[DEF]]
  43   ; EXPANDED-NEXT:   [[DEF:%[0-9]+]]:vgpr_32 = SI_SPILL_S32_TO_VGPR $sgpr8, 4, [[DEF]]
  44   ; EXPANDED-NEXT:   [[DEF:%[0-9]+]]:vgpr_32 = SI_SPILL_S32_TO_VGPR killed $sgpr9, 5, [[DEF]], implicit killed $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9
  45   ; EXPANDED-NEXT:   S_CBRANCH_SCC1 %bb.1, implicit undef $scc
  46   ; EXPANDED-NEXT: {{  $}}
  47   ; EXPANDED-NEXT: bb.1:
  48   ; EXPANDED-NEXT:   successors: %bb.2(0x80000000)
  49   ; EXPANDED-NEXT: {{  $}}
  50   ; EXPANDED-NEXT:   S_NOP 1
  51   ; EXPANDED-NEXT: {{  $}}
  52   ; EXPANDED-NEXT: bb.2:
  53   ; EXPANDED-NEXT:   $sgpr4 = SI_RESTORE_S32_FROM_VGPR [[DEF]], 0, implicit-def $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9
  54   ; EXPANDED-NEXT:   $sgpr5 = SI_RESTORE_S32_FROM_VGPR [[DEF]], 1
  55   ; EXPANDED-NEXT:   $sgpr6 = SI_RESTORE_S32_FROM_VGPR [[DEF]], 2
  56   ; EXPANDED-NEXT:   $sgpr7 = SI_RESTORE_S32_FROM_VGPR [[DEF]], 3
  57   ; EXPANDED-NEXT:   $sgpr8 = SI_RESTORE_S32_FROM_VGPR [[DEF]], 4
  58   ; EXPANDED-NEXT:   $sgpr9 = SI_RESTORE_S32_FROM_VGPR [[DEF]], 5
  59   ; EXPANDED-NEXT:   S_NOP 0, implicit killed renamable $sgpr4_sgpr5_sgpr6_sgpr7_sgpr8_sgpr9
  60   bb.0:
  61     S_NOP 0, implicit-def %0:sgpr_192
  62     S_CBRANCH_SCC1 implicit undef $scc, %bb.1
  63
  64   bb.1:
  65     S_NOP 1
  66
  67   bb.2:
  68     S_NOP 0, implicit %0
  69 ...
  70
  71 ---
  72 name: spill_restore_vgpr192
  73 tracksRegLiveness: true
  74 machineFunctionInfo:
  75   scratchRSrcReg: $sgpr0_sgpr1_sgpr2_sgpr3
  76   stackPtrOffsetReg: $sgpr32
  77 body: |
  78   ; SPILLED-LABEL: name: spill_restore_vgpr192
  79   ; SPILLED: bb.0:
  80   ; SPILLED-NEXT:   successors: %bb.1(0x80000000)
  81   ; SPILLED-NEXT: {{  $}}
  82   ; SPILLED-NEXT:   S_NOP 0, implicit-def renamable $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5
  83   ; SPILLED-NEXT:   SI_SPILL_V192_SAVE killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5, %stack.0, $sgpr32, 0, implicit $exec :: (store (s192) into %stack.0, align 4, addrspace 5)
  84   ; SPILLED-NEXT:   S_CBRANCH_SCC1 %bb.1, implicit undef $scc
  85   ; SPILLED-NEXT: {{  $}}
  86   ; SPILLED-NEXT: bb.1:
  87   ; SPILLED-NEXT:   successors: %bb.2(0x80000000)
  88   ; SPILLED-NEXT: {{  $}}
  89   ; SPILLED-NEXT:   S_NOP 1
  90   ; SPILLED-NEXT: {{  $}}
  91   ; SPILLED-NEXT: bb.2:
  92   ; SPILLED-NEXT:   $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5 = SI_SPILL_V192_RESTORE %stack.0, $sgpr32, 0, implicit $exec :: (load (s192) from %stack.0, align 4, addrspace 5)
  93   ; SPILLED-NEXT:   S_NOP 0, implicit killed renamable $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5
  94   ;
  95   ; EXPANDED-LABEL: name: spill_restore_vgpr192
  96   ; EXPANDED: bb.0:
  97   ; EXPANDED-NEXT:   successors: %bb.1(0x80000000)
  98   ; EXPANDED-NEXT: {{  $}}
  99   ; EXPANDED-NEXT:   S_NOP 0, implicit-def renamable $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5
 100   ; EXPANDED-NEXT:   SI_SPILL_V192_SAVE killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5, %stack.0, $sgpr32, 0, implicit $exec :: (store (s192) into %stack.0, align 4, addrspace 5)
 101   ; EXPANDED-NEXT:   S_CBRANCH_SCC1 %bb.1, implicit undef $scc
 102   ; EXPANDED-NEXT: {{  $}}
 103   ; EXPANDED-NEXT: bb.1:
 104   ; EXPANDED-NEXT:   successors: %bb.2(0x80000000)
 105   ; EXPANDED-NEXT: {{  $}}
 106   ; EXPANDED-NEXT:   S_NOP 1
 107   ; EXPANDED-NEXT: {{  $}}
 108   ; EXPANDED-NEXT: bb.2:
 109   ; EXPANDED-NEXT:   $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5 = SI_SPILL_V192_RESTORE %stack.0, $sgpr32, 0, implicit $exec :: (load (s192) from %stack.0, align 4, addrspace 5)
 110   ; EXPANDED-NEXT:   S_NOP 0, implicit killed renamable $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5
 111   bb.0:
 112     S_NOP 0, implicit-def %0:vreg_192
 113     S_CBRANCH_SCC1 implicit undef $scc, %bb.1
 114
 115   bb.1:
 116     S_NOP 1
 117
 118   bb.2:
 119     S_NOP 0, implicit %0
 120 ...