llvm/test/CodeGen/RISCV/rv64-legal-i32/rv64zbb.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -verify-machineinstrs < %s \
   3 ; RUN:   -riscv-experimental-rv64-legal-i32 | FileCheck %s -check-prefix=RV64I
   4 ; RUN: llc -mtriple=riscv64 -mattr=+zbb -verify-machineinstrs < %s \
   5 ; RUN:   -riscv-experimental-rv64-legal-i32 | FileCheck %s -check-prefix=RV64ZBB
   6
   7 declare i32 @llvm.ctlz.i32(i32, i1)
   8
   9 define signext i32 @ctlz_i32(i32 signext %a) nounwind {
  10 ; RV64I-LABEL: ctlz_i32:
  11 ; RV64I:       # %bb.0:
  12 ; RV64I-NEXT:    beqz a0, .LBB0_2
  13 ; RV64I-NEXT:  # %bb.1: # %cond.false
  14 ; RV64I-NEXT:    addi sp, sp, -16
  15 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
  16 ; RV64I-NEXT:    srliw a1, a0, 1
  17 ; RV64I-NEXT:    or a0, a0, a1
  18 ; RV64I-NEXT:    srliw a1, a0, 2
  19 ; RV64I-NEXT:    or a0, a0, a1
  20 ; RV64I-NEXT:    srliw a1, a0, 4
  21 ; RV64I-NEXT:    or a0, a0, a1
  22 ; RV64I-NEXT:    srliw a1, a0, 8
  23 ; RV64I-NEXT:    or a0, a0, a1
  24 ; RV64I-NEXT:    srliw a1, a0, 16
  25 ; RV64I-NEXT:    or a0, a0, a1
  26 ; RV64I-NEXT:    not a0, a0
  27 ; RV64I-NEXT:    srliw a1, a0, 1
  28 ; RV64I-NEXT:    lui a2, 349525
  29 ; RV64I-NEXT:    addi a2, a2, 1365
  30 ; RV64I-NEXT:    and a1, a1, a2
  31 ; RV64I-NEXT:    subw a0, a0, a1
  32 ; RV64I-NEXT:    lui a1, 209715
  33 ; RV64I-NEXT:    addi a1, a1, 819
  34 ; RV64I-NEXT:    and a2, a0, a1
  35 ; RV64I-NEXT:    srliw a0, a0, 2
  36 ; RV64I-NEXT:    and a0, a0, a1
  37 ; RV64I-NEXT:    add a0, a2, a0
  38 ; RV64I-NEXT:    srliw a1, a0, 4
  39 ; RV64I-NEXT:    addw a0, a0, a1
  40 ; RV64I-NEXT:    lui a1, 61681
  41 ; RV64I-NEXT:    addiw a1, a1, -241
  42 ; RV64I-NEXT:    and a0, a0, a1
  43 ; RV64I-NEXT:    lui a1, 4112
  44 ; RV64I-NEXT:    addiw a1, a1, 257
  45 ; RV64I-NEXT:    call __muldi3
  46 ; RV64I-NEXT:    srliw a0, a0, 24
  47 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
  48 ; RV64I-NEXT:    addi sp, sp, 16
  49 ; RV64I-NEXT:    ret
  50 ; RV64I-NEXT:  .LBB0_2:
  51 ; RV64I-NEXT:    li a0, 32
  52 ; RV64I-NEXT:    ret
  53 ;
  54 ; RV64ZBB-LABEL: ctlz_i32:
  55 ; RV64ZBB:       # %bb.0:
  56 ; RV64ZBB-NEXT:    clzw a0, a0
  57 ; RV64ZBB-NEXT:    ret
  58   %1 = call i32 @llvm.ctlz.i32(i32 %a, i1 false)
  59   ret i32 %1
  60 }
  61
  62 define signext i32 @log2_i32(i32 signext %a) nounwind {
  63 ; RV64I-LABEL: log2_i32:
  64 ; RV64I:       # %bb.0:
  65 ; RV64I-NEXT:    beqz a0, .LBB1_2
  66 ; RV64I-NEXT:  # %bb.1: # %cond.false
  67 ; RV64I-NEXT:    addi sp, sp, -16
  68 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
  69 ; RV64I-NEXT:    srliw a1, a0, 1
  70 ; RV64I-NEXT:    or a0, a0, a1
  71 ; RV64I-NEXT:    srliw a1, a0, 2
  72 ; RV64I-NEXT:    or a0, a0, a1
  73 ; RV64I-NEXT:    srliw a1, a0, 4
  74 ; RV64I-NEXT:    or a0, a0, a1
  75 ; RV64I-NEXT:    srliw a1, a0, 8
  76 ; RV64I-NEXT:    or a0, a0, a1
  77 ; RV64I-NEXT:    srliw a1, a0, 16
  78 ; RV64I-NEXT:    or a0, a0, a1
  79 ; RV64I-NEXT:    not a0, a0
  80 ; RV64I-NEXT:    srliw a1, a0, 1
  81 ; RV64I-NEXT:    lui a2, 349525
  82 ; RV64I-NEXT:    addi a2, a2, 1365
  83 ; RV64I-NEXT:    and a1, a1, a2
  84 ; RV64I-NEXT:    subw a0, a0, a1
  85 ; RV64I-NEXT:    lui a1, 209715
  86 ; RV64I-NEXT:    addi a1, a1, 819
  87 ; RV64I-NEXT:    and a2, a0, a1
  88 ; RV64I-NEXT:    srliw a0, a0, 2
  89 ; RV64I-NEXT:    and a0, a0, a1
  90 ; RV64I-NEXT:    add a0, a2, a0
  91 ; RV64I-NEXT:    srliw a1, a0, 4
  92 ; RV64I-NEXT:    addw a0, a0, a1
  93 ; RV64I-NEXT:    lui a1, 61681
  94 ; RV64I-NEXT:    addiw a1, a1, -241
  95 ; RV64I-NEXT:    and a0, a0, a1
  96 ; RV64I-NEXT:    lui a1, 4112
  97 ; RV64I-NEXT:    addiw a1, a1, 257
  98 ; RV64I-NEXT:    call __muldi3
  99 ; RV64I-NEXT:    srliw a0, a0, 24
 100 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 101 ; RV64I-NEXT:    addi sp, sp, 16
 102 ; RV64I-NEXT:    j .LBB1_3
 103 ; RV64I-NEXT:  .LBB1_2:
 104 ; RV64I-NEXT:    li a0, 32
 105 ; RV64I-NEXT:  .LBB1_3: # %cond.end
 106 ; RV64I-NEXT:    li a1, 31
 107 ; RV64I-NEXT:    subw a0, a1, a0
 108 ; RV64I-NEXT:    ret
 109 ;
 110 ; RV64ZBB-LABEL: log2_i32:
 111 ; RV64ZBB:       # %bb.0:
 112 ; RV64ZBB-NEXT:    clzw a0, a0
 113 ; RV64ZBB-NEXT:    li a1, 31
 114 ; RV64ZBB-NEXT:    subw a0, a1, a0
 115 ; RV64ZBB-NEXT:    ret
 116   %1 = call i32 @llvm.ctlz.i32(i32 %a, i1 false)
 117   %2 = sub i32 31, %1
 118   ret i32 %2
 119 }
 120
 121 define signext i32 @log2_ceil_i32(i32 signext %a) nounwind {
 122 ; RV64I-LABEL: log2_ceil_i32:
 123 ; RV64I:       # %bb.0:
 124 ; RV64I-NEXT:    addi sp, sp, -16
 125 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 126 ; RV64I-NEXT:    sd s0, 0(sp) # 8-byte Folded Spill
 127 ; RV64I-NEXT:    addiw a0, a0, -1
 128 ; RV64I-NEXT:    li s0, 32
 129 ; RV64I-NEXT:    li a1, 32
 130 ; RV64I-NEXT:    beqz a0, .LBB2_2
 131 ; RV64I-NEXT:  # %bb.1: # %cond.false
 132 ; RV64I-NEXT:    srliw a1, a0, 1
 133 ; RV64I-NEXT:    or a0, a0, a1
 134 ; RV64I-NEXT:    srliw a1, a0, 2
 135 ; RV64I-NEXT:    or a0, a0, a1
 136 ; RV64I-NEXT:    srliw a1, a0, 4
 137 ; RV64I-NEXT:    or a0, a0, a1
 138 ; RV64I-NEXT:    srliw a1, a0, 8
 139 ; RV64I-NEXT:    or a0, a0, a1
 140 ; RV64I-NEXT:    srliw a1, a0, 16
 141 ; RV64I-NEXT:    or a0, a0, a1
 142 ; RV64I-NEXT:    not a0, a0
 143 ; RV64I-NEXT:    srliw a1, a0, 1
 144 ; RV64I-NEXT:    lui a2, 349525
 145 ; RV64I-NEXT:    addi a2, a2, 1365
 146 ; RV64I-NEXT:    and a1, a1, a2
 147 ; RV64I-NEXT:    subw a0, a0, a1
 148 ; RV64I-NEXT:    lui a1, 209715
 149 ; RV64I-NEXT:    addi a1, a1, 819
 150 ; RV64I-NEXT:    and a2, a0, a1
 151 ; RV64I-NEXT:    srliw a0, a0, 2
 152 ; RV64I-NEXT:    and a0, a0, a1
 153 ; RV64I-NEXT:    add a0, a2, a0
 154 ; RV64I-NEXT:    srliw a1, a0, 4
 155 ; RV64I-NEXT:    addw a0, a0, a1
 156 ; RV64I-NEXT:    lui a1, 61681
 157 ; RV64I-NEXT:    addiw a1, a1, -241
 158 ; RV64I-NEXT:    and a0, a0, a1
 159 ; RV64I-NEXT:    lui a1, 4112
 160 ; RV64I-NEXT:    addiw a1, a1, 257
 161 ; RV64I-NEXT:    call __muldi3
 162 ; RV64I-NEXT:    srliw a1, a0, 24
 163 ; RV64I-NEXT:  .LBB2_2: # %cond.end
 164 ; RV64I-NEXT:    subw a0, s0, a1
 165 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 166 ; RV64I-NEXT:    ld s0, 0(sp) # 8-byte Folded Reload
 167 ; RV64I-NEXT:    addi sp, sp, 16
 168 ; RV64I-NEXT:    ret
 169 ;
 170 ; RV64ZBB-LABEL: log2_ceil_i32:
 171 ; RV64ZBB:       # %bb.0:
 172 ; RV64ZBB-NEXT:    addi a0, a0, -1
 173 ; RV64ZBB-NEXT:    clzw a0, a0
 174 ; RV64ZBB-NEXT:    li a1, 32
 175 ; RV64ZBB-NEXT:    subw a0, a1, a0
 176 ; RV64ZBB-NEXT:    ret
 177   %1 = sub i32 %a, 1
 178   %2 = call i32 @llvm.ctlz.i32(i32 %1, i1 false)
 179   %3 = sub i32 32, %2
 180   ret i32 %3
 181 }
 182
 183 define signext i32 @findLastSet_i32(i32 signext %a) nounwind {
 184 ; RV64I-LABEL: findLastSet_i32:
 185 ; RV64I:       # %bb.0:
 186 ; RV64I-NEXT:    addi sp, sp, -16
 187 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 188 ; RV64I-NEXT:    sd s0, 0(sp) # 8-byte Folded Spill
 189 ; RV64I-NEXT:    mv s0, a0
 190 ; RV64I-NEXT:    srliw a0, a0, 1
 191 ; RV64I-NEXT:    or a0, s0, a0
 192 ; RV64I-NEXT:    srliw a1, a0, 2
 193 ; RV64I-NEXT:    or a0, a0, a1
 194 ; RV64I-NEXT:    srliw a1, a0, 4
 195 ; RV64I-NEXT:    or a0, a0, a1
 196 ; RV64I-NEXT:    srliw a1, a0, 8
 197 ; RV64I-NEXT:    or a0, a0, a1
 198 ; RV64I-NEXT:    srliw a1, a0, 16
 199 ; RV64I-NEXT:    or a0, a0, a1
 200 ; RV64I-NEXT:    not a0, a0
 201 ; RV64I-NEXT:    srliw a1, a0, 1
 202 ; RV64I-NEXT:    lui a2, 349525
 203 ; RV64I-NEXT:    addi a2, a2, 1365
 204 ; RV64I-NEXT:    and a1, a1, a2
 205 ; RV64I-NEXT:    subw a0, a0, a1
 206 ; RV64I-NEXT:    lui a1, 209715
 207 ; RV64I-NEXT:    addi a1, a1, 819
 208 ; RV64I-NEXT:    and a2, a0, a1
 209 ; RV64I-NEXT:    srliw a0, a0, 2
 210 ; RV64I-NEXT:    and a0, a0, a1
 211 ; RV64I-NEXT:    add a0, a2, a0
 212 ; RV64I-NEXT:    srliw a1, a0, 4
 213 ; RV64I-NEXT:    addw a0, a0, a1
 214 ; RV64I-NEXT:    lui a1, 61681
 215 ; RV64I-NEXT:    addiw a1, a1, -241
 216 ; RV64I-NEXT:    and a0, a0, a1
 217 ; RV64I-NEXT:    lui a1, 4112
 218 ; RV64I-NEXT:    addiw a1, a1, 257
 219 ; RV64I-NEXT:    call __muldi3
 220 ; RV64I-NEXT:    srliw a0, a0, 24
 221 ; RV64I-NEXT:    xori a0, a0, 31
 222 ; RV64I-NEXT:    snez a1, s0
 223 ; RV64I-NEXT:    addiw a1, a1, -1
 224 ; RV64I-NEXT:    or a0, a1, a0
 225 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 226 ; RV64I-NEXT:    ld s0, 0(sp) # 8-byte Folded Reload
 227 ; RV64I-NEXT:    addi sp, sp, 16
 228 ; RV64I-NEXT:    ret
 229 ;
 230 ; RV64ZBB-LABEL: findLastSet_i32:
 231 ; RV64ZBB:       # %bb.0:
 232 ; RV64ZBB-NEXT:    clzw a1, a0
 233 ; RV64ZBB-NEXT:    xori a1, a1, 31
 234 ; RV64ZBB-NEXT:    snez a0, a0
 235 ; RV64ZBB-NEXT:    addiw a0, a0, -1
 236 ; RV64ZBB-NEXT:    or a0, a0, a1
 237 ; RV64ZBB-NEXT:    ret
 238   %1 = call i32 @llvm.ctlz.i32(i32 %a, i1 true)
 239   %2 = xor i32 31, %1
 240   %3 = icmp eq i32 %a, 0
 241   %4 = select i1 %3, i32 -1, i32 %2
 242   ret i32 %4
 243 }
 244
 245 define i32 @ctlz_lshr_i32(i32 signext %a) {
 246 ; RV64I-LABEL: ctlz_lshr_i32:
 247 ; RV64I:       # %bb.0:
 248 ; RV64I-NEXT:    srliw a0, a0, 1
 249 ; RV64I-NEXT:    beqz a0, .LBB4_2
 250 ; RV64I-NEXT:  # %bb.1: # %cond.false
 251 ; RV64I-NEXT:    addi sp, sp, -16
 252 ; RV64I-NEXT:    .cfi_def_cfa_offset 16
 253 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 254 ; RV64I-NEXT:    .cfi_offset ra, -8
 255 ; RV64I-NEXT:    srliw a1, a0, 1
 256 ; RV64I-NEXT:    or a0, a0, a1
 257 ; RV64I-NEXT:    srliw a1, a0, 2
 258 ; RV64I-NEXT:    or a0, a0, a1
 259 ; RV64I-NEXT:    srliw a1, a0, 4
 260 ; RV64I-NEXT:    or a0, a0, a1
 261 ; RV64I-NEXT:    srliw a1, a0, 8
 262 ; RV64I-NEXT:    or a0, a0, a1
 263 ; RV64I-NEXT:    srliw a1, a0, 16
 264 ; RV64I-NEXT:    or a0, a0, a1
 265 ; RV64I-NEXT:    not a0, a0
 266 ; RV64I-NEXT:    srliw a1, a0, 1
 267 ; RV64I-NEXT:    lui a2, 349525
 268 ; RV64I-NEXT:    addi a2, a2, 1365
 269 ; RV64I-NEXT:    and a1, a1, a2
 270 ; RV64I-NEXT:    subw a0, a0, a1
 271 ; RV64I-NEXT:    lui a1, 209715
 272 ; RV64I-NEXT:    addi a1, a1, 819
 273 ; RV64I-NEXT:    and a2, a0, a1
 274 ; RV64I-NEXT:    srliw a0, a0, 2
 275 ; RV64I-NEXT:    and a0, a0, a1
 276 ; RV64I-NEXT:    add a0, a2, a0
 277 ; RV64I-NEXT:    srliw a1, a0, 4
 278 ; RV64I-NEXT:    addw a0, a0, a1
 279 ; RV64I-NEXT:    lui a1, 61681
 280 ; RV64I-NEXT:    addiw a1, a1, -241
 281 ; RV64I-NEXT:    and a0, a0, a1
 282 ; RV64I-NEXT:    lui a1, 4112
 283 ; RV64I-NEXT:    addiw a1, a1, 257
 284 ; RV64I-NEXT:    call __muldi3
 285 ; RV64I-NEXT:    srliw a0, a0, 24
 286 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 287 ; RV64I-NEXT:    addi sp, sp, 16
 288 ; RV64I-NEXT:    ret
 289 ; RV64I-NEXT:  .LBB4_2:
 290 ; RV64I-NEXT:    li a0, 32
 291 ; RV64I-NEXT:    ret
 292 ;
 293 ; RV64ZBB-LABEL: ctlz_lshr_i32:
 294 ; RV64ZBB:       # %bb.0:
 295 ; RV64ZBB-NEXT:    srliw a0, a0, 1
 296 ; RV64ZBB-NEXT:    clzw a0, a0
 297 ; RV64ZBB-NEXT:    ret
 298   %1 = lshr i32 %a, 1
 299   %2 = call i32 @llvm.ctlz.i32(i32 %1, i1 false)
 300   ret i32 %2
 301 }
 302
 303 declare i64 @llvm.ctlz.i64(i64, i1)
 304
 305 define i64 @ctlz_i64(i64 %a) nounwind {
 306 ; RV64I-LABEL: ctlz_i64:
 307 ; RV64I:       # %bb.0:
 308 ; RV64I-NEXT:    beqz a0, .LBB5_2
 309 ; RV64I-NEXT:  # %bb.1: # %cond.false
 310 ; RV64I-NEXT:    addi sp, sp, -16
 311 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 312 ; RV64I-NEXT:    srli a1, a0, 1
 313 ; RV64I-NEXT:    or a0, a0, a1
 314 ; RV64I-NEXT:    srli a1, a0, 2
 315 ; RV64I-NEXT:    or a0, a0, a1
 316 ; RV64I-NEXT:    srli a1, a0, 4
 317 ; RV64I-NEXT:    or a0, a0, a1
 318 ; RV64I-NEXT:    srli a1, a0, 8
 319 ; RV64I-NEXT:    or a0, a0, a1
 320 ; RV64I-NEXT:    srli a1, a0, 16
 321 ; RV64I-NEXT:    or a0, a0, a1
 322 ; RV64I-NEXT:    srli a1, a0, 32
 323 ; RV64I-NEXT:    or a0, a0, a1
 324 ; RV64I-NEXT:    not a0, a0
 325 ; RV64I-NEXT:    srli a1, a0, 1
 326 ; RV64I-NEXT:    lui a2, 349525
 327 ; RV64I-NEXT:    addiw a2, a2, 1365
 328 ; RV64I-NEXT:    slli a3, a2, 32
 329 ; RV64I-NEXT:    add a2, a2, a3
 330 ; RV64I-NEXT:    and a1, a1, a2
 331 ; RV64I-NEXT:    sub a0, a0, a1
 332 ; RV64I-NEXT:    lui a1, 209715
 333 ; RV64I-NEXT:    addiw a1, a1, 819
 334 ; RV64I-NEXT:    slli a2, a1, 32
 335 ; RV64I-NEXT:    add a1, a1, a2
 336 ; RV64I-NEXT:    and a2, a0, a1
 337 ; RV64I-NEXT:    srli a0, a0, 2
 338 ; RV64I-NEXT:    and a0, a0, a1
 339 ; RV64I-NEXT:    add a0, a2, a0
 340 ; RV64I-NEXT:    srli a1, a0, 4
 341 ; RV64I-NEXT:    add a0, a0, a1
 342 ; RV64I-NEXT:    lui a1, 61681
 343 ; RV64I-NEXT:    addiw a1, a1, -241
 344 ; RV64I-NEXT:    slli a2, a1, 32
 345 ; RV64I-NEXT:    add a1, a1, a2
 346 ; RV64I-NEXT:    and a0, a0, a1
 347 ; RV64I-NEXT:    lui a1, 4112
 348 ; RV64I-NEXT:    addiw a1, a1, 257
 349 ; RV64I-NEXT:    slli a2, a1, 32
 350 ; RV64I-NEXT:    add a1, a1, a2
 351 ; RV64I-NEXT:    call __muldi3
 352 ; RV64I-NEXT:    srli a0, a0, 56
 353 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 354 ; RV64I-NEXT:    addi sp, sp, 16
 355 ; RV64I-NEXT:    ret
 356 ; RV64I-NEXT:  .LBB5_2:
 357 ; RV64I-NEXT:    li a0, 64
 358 ; RV64I-NEXT:    ret
 359 ;
 360 ; RV64ZBB-LABEL: ctlz_i64:
 361 ; RV64ZBB:       # %bb.0:
 362 ; RV64ZBB-NEXT:    clz a0, a0
 363 ; RV64ZBB-NEXT:    ret
 364   %1 = call i64 @llvm.ctlz.i64(i64 %a, i1 false)
 365   ret i64 %1
 366 }
 367
 368 declare i32 @llvm.cttz.i32(i32, i1)
 369
 370 define signext i32 @cttz_i32(i32 signext %a) nounwind {
 371 ; RV64I-LABEL: cttz_i32:
 372 ; RV64I:       # %bb.0:
 373 ; RV64I-NEXT:    beqz a0, .LBB6_2
 374 ; RV64I-NEXT:  # %bb.1: # %cond.false
 375 ; RV64I-NEXT:    addi sp, sp, -16
 376 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 377 ; RV64I-NEXT:    negw a1, a0
 378 ; RV64I-NEXT:    and a0, a0, a1
 379 ; RV64I-NEXT:    lui a1, 30667
 380 ; RV64I-NEXT:    addiw a1, a1, 1329
 381 ; RV64I-NEXT:    call __muldi3
 382 ; RV64I-NEXT:    srliw a0, a0, 27
 383 ; RV64I-NEXT:    lui a1, %hi(.LCPI6_0)
 384 ; RV64I-NEXT:    addi a1, a1, %lo(.LCPI6_0)
 385 ; RV64I-NEXT:    add a0, a1, a0
 386 ; RV64I-NEXT:    lbu a0, 0(a0)
 387 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 388 ; RV64I-NEXT:    addi sp, sp, 16
 389 ; RV64I-NEXT:    ret
 390 ; RV64I-NEXT:  .LBB6_2:
 391 ; RV64I-NEXT:    li a0, 32
 392 ; RV64I-NEXT:    ret
 393 ;
 394 ; RV64ZBB-LABEL: cttz_i32:
 395 ; RV64ZBB:       # %bb.0:
 396 ; RV64ZBB-NEXT:    ctzw a0, a0
 397 ; RV64ZBB-NEXT:    ret
 398   %1 = call i32 @llvm.cttz.i32(i32 %a, i1 false)
 399   ret i32 %1
 400 }
 401
 402 define signext i32 @cttz_zero_undef_i32(i32 signext %a) nounwind {
 403 ; RV64I-LABEL: cttz_zero_undef_i32:
 404 ; RV64I:       # %bb.0:
 405 ; RV64I-NEXT:    addi sp, sp, -16
 406 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 407 ; RV64I-NEXT:    negw a1, a0
 408 ; RV64I-NEXT:    and a0, a0, a1
 409 ; RV64I-NEXT:    lui a1, 30667
 410 ; RV64I-NEXT:    addiw a1, a1, 1329
 411 ; RV64I-NEXT:    call __muldi3
 412 ; RV64I-NEXT:    srliw a0, a0, 27
 413 ; RV64I-NEXT:    lui a1, %hi(.LCPI7_0)
 414 ; RV64I-NEXT:    addi a1, a1, %lo(.LCPI7_0)
 415 ; RV64I-NEXT:    add a0, a1, a0
 416 ; RV64I-NEXT:    lbu a0, 0(a0)
 417 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 418 ; RV64I-NEXT:    addi sp, sp, 16
 419 ; RV64I-NEXT:    ret
 420 ;
 421 ; RV64ZBB-LABEL: cttz_zero_undef_i32:
 422 ; RV64ZBB:       # %bb.0:
 423 ; RV64ZBB-NEXT:    ctzw a0, a0
 424 ; RV64ZBB-NEXT:    ret
 425   %1 = call i32 @llvm.cttz.i32(i32 %a, i1 true)
 426   ret i32 %1
 427 }
 428
 429 define signext i32 @findFirstSet_i32(i32 signext %a) nounwind {
 430 ; RV64I-LABEL: findFirstSet_i32:
 431 ; RV64I:       # %bb.0:
 432 ; RV64I-NEXT:    addi sp, sp, -16
 433 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 434 ; RV64I-NEXT:    sd s0, 0(sp) # 8-byte Folded Spill
 435 ; RV64I-NEXT:    mv s0, a0
 436 ; RV64I-NEXT:    negw a0, a0
 437 ; RV64I-NEXT:    and a0, s0, a0
 438 ; RV64I-NEXT:    lui a1, 30667
 439 ; RV64I-NEXT:    addiw a1, a1, 1329
 440 ; RV64I-NEXT:    call __muldi3
 441 ; RV64I-NEXT:    srliw a0, a0, 27
 442 ; RV64I-NEXT:    lui a1, %hi(.LCPI8_0)
 443 ; RV64I-NEXT:    addi a1, a1, %lo(.LCPI8_0)
 444 ; RV64I-NEXT:    add a0, a1, a0
 445 ; RV64I-NEXT:    lbu a0, 0(a0)
 446 ; RV64I-NEXT:    snez a1, s0
 447 ; RV64I-NEXT:    addi a1, a1, -1
 448 ; RV64I-NEXT:    or a0, a1, a0
 449 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 450 ; RV64I-NEXT:    ld s0, 0(sp) # 8-byte Folded Reload
 451 ; RV64I-NEXT:    addi sp, sp, 16
 452 ; RV64I-NEXT:    ret
 453 ;
 454 ; RV64ZBB-LABEL: findFirstSet_i32:
 455 ; RV64ZBB:       # %bb.0:
 456 ; RV64ZBB-NEXT:    ctzw a1, a0
 457 ; RV64ZBB-NEXT:    snez a0, a0
 458 ; RV64ZBB-NEXT:    addiw a0, a0, -1
 459 ; RV64ZBB-NEXT:    or a0, a0, a1
 460 ; RV64ZBB-NEXT:    ret
 461   %1 = call i32 @llvm.cttz.i32(i32 %a, i1 true)
 462   %2 = icmp eq i32 %a, 0
 463   %3 = select i1 %2, i32 -1, i32 %1
 464   ret i32 %3
 465 }
 466
 467 define signext i32 @ffs_i32(i32 signext %a) nounwind {
 468 ; RV64I-LABEL: ffs_i32:
 469 ; RV64I:       # %bb.0:
 470 ; RV64I-NEXT:    addi sp, sp, -16
 471 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 472 ; RV64I-NEXT:    sd s0, 0(sp) # 8-byte Folded Spill
 473 ; RV64I-NEXT:    mv s0, a0
 474 ; RV64I-NEXT:    negw a0, a0
 475 ; RV64I-NEXT:    and a0, s0, a0
 476 ; RV64I-NEXT:    lui a1, 30667
 477 ; RV64I-NEXT:    addiw a1, a1, 1329
 478 ; RV64I-NEXT:    call __muldi3
 479 ; RV64I-NEXT:    srliw a0, a0, 27
 480 ; RV64I-NEXT:    lui a1, %hi(.LCPI9_0)
 481 ; RV64I-NEXT:    addi a1, a1, %lo(.LCPI9_0)
 482 ; RV64I-NEXT:    add a0, a1, a0
 483 ; RV64I-NEXT:    lbu a0, 0(a0)
 484 ; RV64I-NEXT:    addi a0, a0, 1
 485 ; RV64I-NEXT:    seqz a1, s0
 486 ; RV64I-NEXT:    addi a1, a1, -1
 487 ; RV64I-NEXT:    and a0, a1, a0
 488 ; RV64I-NEXT:    slli a0, a0, 32
 489 ; RV64I-NEXT:    srli a0, a0, 32
 490 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 491 ; RV64I-NEXT:    ld s0, 0(sp) # 8-byte Folded Reload
 492 ; RV64I-NEXT:    addi sp, sp, 16
 493 ; RV64I-NEXT:    ret
 494 ;
 495 ; RV64ZBB-LABEL: ffs_i32:
 496 ; RV64ZBB:       # %bb.0:
 497 ; RV64ZBB-NEXT:    ctzw a1, a0
 498 ; RV64ZBB-NEXT:    addi a1, a1, 1
 499 ; RV64ZBB-NEXT:    seqz a0, a0
 500 ; RV64ZBB-NEXT:    addi a0, a0, -1
 501 ; RV64ZBB-NEXT:    and a0, a0, a1
 502 ; RV64ZBB-NEXT:    zext.h a0, a0
 503 ; RV64ZBB-NEXT:    ret
 504   %1 = call i32 @llvm.cttz.i32(i32 %a, i1 true)
 505   %2 = add i32 %1, 1
 506   %3 = icmp eq i32 %a, 0
 507   %4 = select i1 %3, i32 0, i32 %2
 508   ret i32 %4
 509 }
 510
 511 declare i64 @llvm.cttz.i64(i64, i1)
 512
 513 define i64 @cttz_i64(i64 %a) nounwind {
 514 ; RV64I-LABEL: cttz_i64:
 515 ; RV64I:       # %bb.0:
 516 ; RV64I-NEXT:    beqz a0, .LBB10_2
 517 ; RV64I-NEXT:  # %bb.1: # %cond.false
 518 ; RV64I-NEXT:    addi sp, sp, -16
 519 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 520 ; RV64I-NEXT:    neg a1, a0
 521 ; RV64I-NEXT:    and a0, a0, a1
 522 ; RV64I-NEXT:    lui a1, %hi(.LCPI10_0)
 523 ; RV64I-NEXT:    ld a1, %lo(.LCPI10_0)(a1)
 524 ; RV64I-NEXT:    call __muldi3
 525 ; RV64I-NEXT:    srli a0, a0, 58
 526 ; RV64I-NEXT:    lui a1, %hi(.LCPI10_1)
 527 ; RV64I-NEXT:    addi a1, a1, %lo(.LCPI10_1)
 528 ; RV64I-NEXT:    add a0, a1, a0
 529 ; RV64I-NEXT:    lbu a0, 0(a0)
 530 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 531 ; RV64I-NEXT:    addi sp, sp, 16
 532 ; RV64I-NEXT:    ret
 533 ; RV64I-NEXT:  .LBB10_2:
 534 ; RV64I-NEXT:    li a0, 64
 535 ; RV64I-NEXT:    ret
 536 ;
 537 ; RV64ZBB-LABEL: cttz_i64:
 538 ; RV64ZBB:       # %bb.0:
 539 ; RV64ZBB-NEXT:    ctz a0, a0
 540 ; RV64ZBB-NEXT:    ret
 541   %1 = call i64 @llvm.cttz.i64(i64 %a, i1 false)
 542   ret i64 %1
 543 }
 544
 545 declare i32 @llvm.ctpop.i32(i32)
 546
 547 define signext i32 @ctpop_i32(i32 signext %a) nounwind {
 548 ; RV64I-LABEL: ctpop_i32:
 549 ; RV64I:       # %bb.0:
 550 ; RV64I-NEXT:    addi sp, sp, -16
 551 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 552 ; RV64I-NEXT:    srliw a1, a0, 1
 553 ; RV64I-NEXT:    lui a2, 349525
 554 ; RV64I-NEXT:    addi a2, a2, 1365
 555 ; RV64I-NEXT:    and a1, a1, a2
 556 ; RV64I-NEXT:    subw a0, a0, a1
 557 ; RV64I-NEXT:    lui a1, 209715
 558 ; RV64I-NEXT:    addi a1, a1, 819
 559 ; RV64I-NEXT:    and a2, a0, a1
 560 ; RV64I-NEXT:    srliw a0, a0, 2
 561 ; RV64I-NEXT:    and a0, a0, a1
 562 ; RV64I-NEXT:    add a0, a2, a0
 563 ; RV64I-NEXT:    srliw a1, a0, 4
 564 ; RV64I-NEXT:    addw a0, a0, a1
 565 ; RV64I-NEXT:    lui a1, 61681
 566 ; RV64I-NEXT:    addiw a1, a1, -241
 567 ; RV64I-NEXT:    and a0, a0, a1
 568 ; RV64I-NEXT:    lui a1, 4112
 569 ; RV64I-NEXT:    addiw a1, a1, 257
 570 ; RV64I-NEXT:    call __muldi3
 571 ; RV64I-NEXT:    srliw a0, a0, 24
 572 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 573 ; RV64I-NEXT:    addi sp, sp, 16
 574 ; RV64I-NEXT:    ret
 575 ;
 576 ; RV64ZBB-LABEL: ctpop_i32:
 577 ; RV64ZBB:       # %bb.0:
 578 ; RV64ZBB-NEXT:    cpopw a0, a0
 579 ; RV64ZBB-NEXT:    ret
 580   %1 = call i32 @llvm.ctpop.i32(i32 %a)
 581   ret i32 %1
 582 }
 583
 584 define signext i32 @ctpop_i32_load(ptr %p) nounwind {
 585 ; RV64I-LABEL: ctpop_i32_load:
 586 ; RV64I:       # %bb.0:
 587 ; RV64I-NEXT:    addi sp, sp, -16
 588 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 589 ; RV64I-NEXT:    lw a0, 0(a0)
 590 ; RV64I-NEXT:    srliw a1, a0, 1
 591 ; RV64I-NEXT:    lui a2, 349525
 592 ; RV64I-NEXT:    addi a2, a2, 1365
 593 ; RV64I-NEXT:    and a1, a1, a2
 594 ; RV64I-NEXT:    subw a0, a0, a1
 595 ; RV64I-NEXT:    lui a1, 209715
 596 ; RV64I-NEXT:    addi a1, a1, 819
 597 ; RV64I-NEXT:    and a2, a0, a1
 598 ; RV64I-NEXT:    srliw a0, a0, 2
 599 ; RV64I-NEXT:    and a0, a0, a1
 600 ; RV64I-NEXT:    add a0, a2, a0
 601 ; RV64I-NEXT:    srliw a1, a0, 4
 602 ; RV64I-NEXT:    addw a0, a0, a1
 603 ; RV64I-NEXT:    lui a1, 61681
 604 ; RV64I-NEXT:    addiw a1, a1, -241
 605 ; RV64I-NEXT:    and a0, a0, a1
 606 ; RV64I-NEXT:    lui a1, 4112
 607 ; RV64I-NEXT:    addiw a1, a1, 257
 608 ; RV64I-NEXT:    call __muldi3
 609 ; RV64I-NEXT:    srliw a0, a0, 24
 610 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 611 ; RV64I-NEXT:    addi sp, sp, 16
 612 ; RV64I-NEXT:    ret
 613 ;
 614 ; RV64ZBB-LABEL: ctpop_i32_load:
 615 ; RV64ZBB:       # %bb.0:
 616 ; RV64ZBB-NEXT:    lw a0, 0(a0)
 617 ; RV64ZBB-NEXT:    cpopw a0, a0
 618 ; RV64ZBB-NEXT:    ret
 619   %a = load i32, ptr %p
 620   %1 = call i32 @llvm.ctpop.i32(i32 %a)
 621   ret i32 %1
 622 }
 623
 624 declare i64 @llvm.ctpop.i64(i64)
 625
 626 define i64 @ctpop_i64(i64 %a) nounwind {
 627 ; RV64I-LABEL: ctpop_i64:
 628 ; RV64I:       # %bb.0:
 629 ; RV64I-NEXT:    addi sp, sp, -16
 630 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 631 ; RV64I-NEXT:    srli a1, a0, 1
 632 ; RV64I-NEXT:    lui a2, 349525
 633 ; RV64I-NEXT:    addiw a2, a2, 1365
 634 ; RV64I-NEXT:    slli a3, a2, 32
 635 ; RV64I-NEXT:    add a2, a2, a3
 636 ; RV64I-NEXT:    and a1, a1, a2
 637 ; RV64I-NEXT:    sub a0, a0, a1
 638 ; RV64I-NEXT:    lui a1, 209715
 639 ; RV64I-NEXT:    addiw a1, a1, 819
 640 ; RV64I-NEXT:    slli a2, a1, 32
 641 ; RV64I-NEXT:    add a1, a1, a2
 642 ; RV64I-NEXT:    and a2, a0, a1
 643 ; RV64I-NEXT:    srli a0, a0, 2
 644 ; RV64I-NEXT:    and a0, a0, a1
 645 ; RV64I-NEXT:    add a0, a2, a0
 646 ; RV64I-NEXT:    srli a1, a0, 4
 647 ; RV64I-NEXT:    add a0, a0, a1
 648 ; RV64I-NEXT:    lui a1, 61681
 649 ; RV64I-NEXT:    addiw a1, a1, -241
 650 ; RV64I-NEXT:    slli a2, a1, 32
 651 ; RV64I-NEXT:    add a1, a1, a2
 652 ; RV64I-NEXT:    and a0, a0, a1
 653 ; RV64I-NEXT:    lui a1, 4112
 654 ; RV64I-NEXT:    addiw a1, a1, 257
 655 ; RV64I-NEXT:    slli a2, a1, 32
 656 ; RV64I-NEXT:    add a1, a1, a2
 657 ; RV64I-NEXT:    call __muldi3
 658 ; RV64I-NEXT:    srli a0, a0, 56
 659 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 660 ; RV64I-NEXT:    addi sp, sp, 16
 661 ; RV64I-NEXT:    ret
 662 ;
 663 ; RV64ZBB-LABEL: ctpop_i64:
 664 ; RV64ZBB:       # %bb.0:
 665 ; RV64ZBB-NEXT:    cpop a0, a0
 666 ; RV64ZBB-NEXT:    ret
 667   %1 = call i64 @llvm.ctpop.i64(i64 %a)
 668   ret i64 %1
 669 }
 670
 671 define signext i32 @sextb_i32(i32 signext %a) nounwind {
 672 ; RV64I-LABEL: sextb_i32:
 673 ; RV64I:       # %bb.0:
 674 ; RV64I-NEXT:    slli a0, a0, 56
 675 ; RV64I-NEXT:    srai a0, a0, 56
 676 ; RV64I-NEXT:    ret
 677 ;
 678 ; RV64ZBB-LABEL: sextb_i32:
 679 ; RV64ZBB:       # %bb.0:
 680 ; RV64ZBB-NEXT:    sext.b a0, a0
 681 ; RV64ZBB-NEXT:    ret
 682   %shl = shl i32 %a, 24
 683   %shr = ashr exact i32 %shl, 24
 684   ret i32 %shr
 685 }
 686
 687 define i64 @sextb_i64(i64 %a) nounwind {
 688 ; RV64I-LABEL: sextb_i64:
 689 ; RV64I:       # %bb.0:
 690 ; RV64I-NEXT:    slli a0, a0, 56
 691 ; RV64I-NEXT:    srai a0, a0, 56
 692 ; RV64I-NEXT:    ret
 693 ;
 694 ; RV64ZBB-LABEL: sextb_i64:
 695 ; RV64ZBB:       # %bb.0:
 696 ; RV64ZBB-NEXT:    sext.b a0, a0
 697 ; RV64ZBB-NEXT:    ret
 698   %shl = shl i64 %a, 56
 699   %shr = ashr exact i64 %shl, 56
 700   ret i64 %shr
 701 }
 702
 703 define signext i32 @sexth_i32(i32 signext %a) nounwind {
 704 ; RV64I-LABEL: sexth_i32:
 705 ; RV64I:       # %bb.0:
 706 ; RV64I-NEXT:    slli a0, a0, 48
 707 ; RV64I-NEXT:    srai a0, a0, 48
 708 ; RV64I-NEXT:    ret
 709 ;
 710 ; RV64ZBB-LABEL: sexth_i32:
 711 ; RV64ZBB:       # %bb.0:
 712 ; RV64ZBB-NEXT:    sext.h a0, a0
 713 ; RV64ZBB-NEXT:    ret
 714   %shl = shl i32 %a, 16
 715   %shr = ashr exact i32 %shl, 16
 716   ret i32 %shr
 717 }
 718
 719 define i64 @sexth_i64(i64 %a) nounwind {
 720 ; RV64I-LABEL: sexth_i64:
 721 ; RV64I:       # %bb.0:
 722 ; RV64I-NEXT:    slli a0, a0, 48
 723 ; RV64I-NEXT:    srai a0, a0, 48
 724 ; RV64I-NEXT:    ret
 725 ;
 726 ; RV64ZBB-LABEL: sexth_i64:
 727 ; RV64ZBB:       # %bb.0:
 728 ; RV64ZBB-NEXT:    sext.h a0, a0
 729 ; RV64ZBB-NEXT:    ret
 730   %shl = shl i64 %a, 48
 731   %shr = ashr exact i64 %shl, 48
 732   ret i64 %shr
 733 }
 734
 735 define signext i32 @min_i32(i32 signext %a, i32 signext %b) nounwind {
 736 ; RV64I-LABEL: min_i32:
 737 ; RV64I:       # %bb.0:
 738 ; RV64I-NEXT:    blt a0, a1, .LBB18_2
 739 ; RV64I-NEXT:  # %bb.1:
 740 ; RV64I-NEXT:    mv a0, a1
 741 ; RV64I-NEXT:  .LBB18_2:
 742 ; RV64I-NEXT:    ret
 743 ;
 744 ; RV64ZBB-LABEL: min_i32:
 745 ; RV64ZBB:       # %bb.0:
 746 ; RV64ZBB-NEXT:    min a0, a0, a1
 747 ; RV64ZBB-NEXT:    ret
 748   %cmp = icmp slt i32 %a, %b
 749   %cond = select i1 %cmp, i32 %a, i32 %b
 750   ret i32 %cond
 751 }
 752
 753 define i64 @min_i64(i64 %a, i64 %b) nounwind {
 754 ; RV64I-LABEL: min_i64:
 755 ; RV64I:       # %bb.0:
 756 ; RV64I-NEXT:    blt a0, a1, .LBB19_2
 757 ; RV64I-NEXT:  # %bb.1:
 758 ; RV64I-NEXT:    mv a0, a1
 759 ; RV64I-NEXT:  .LBB19_2:
 760 ; RV64I-NEXT:    ret
 761 ;
 762 ; RV64ZBB-LABEL: min_i64:
 763 ; RV64ZBB:       # %bb.0:
 764 ; RV64ZBB-NEXT:    min a0, a0, a1
 765 ; RV64ZBB-NEXT:    ret
 766   %cmp = icmp slt i64 %a, %b
 767   %cond = select i1 %cmp, i64 %a, i64 %b
 768   ret i64 %cond
 769 }
 770
 771 define signext i32 @max_i32(i32 signext %a, i32 signext %b) nounwind {
 772 ; RV64I-LABEL: max_i32:
 773 ; RV64I:       # %bb.0:
 774 ; RV64I-NEXT:    blt a1, a0, .LBB20_2
 775 ; RV64I-NEXT:  # %bb.1:
 776 ; RV64I-NEXT:    mv a0, a1
 777 ; RV64I-NEXT:  .LBB20_2:
 778 ; RV64I-NEXT:    ret
 779 ;
 780 ; RV64ZBB-LABEL: max_i32:
 781 ; RV64ZBB:       # %bb.0:
 782 ; RV64ZBB-NEXT:    max a0, a0, a1
 783 ; RV64ZBB-NEXT:    ret
 784   %cmp = icmp sgt i32 %a, %b
 785   %cond = select i1 %cmp, i32 %a, i32 %b
 786   ret i32 %cond
 787 }
 788
 789 define i64 @max_i64(i64 %a, i64 %b) nounwind {
 790 ; RV64I-LABEL: max_i64:
 791 ; RV64I:       # %bb.0:
 792 ; RV64I-NEXT:    blt a1, a0, .LBB21_2
 793 ; RV64I-NEXT:  # %bb.1:
 794 ; RV64I-NEXT:    mv a0, a1
 795 ; RV64I-NEXT:  .LBB21_2:
 796 ; RV64I-NEXT:    ret
 797 ;
 798 ; RV64ZBB-LABEL: max_i64:
 799 ; RV64ZBB:       # %bb.0:
 800 ; RV64ZBB-NEXT:    max a0, a0, a1
 801 ; RV64ZBB-NEXT:    ret
 802   %cmp = icmp sgt i64 %a, %b
 803   %cond = select i1 %cmp, i64 %a, i64 %b
 804   ret i64 %cond
 805 }
 806
 807 define signext i32 @minu_i32(i32 signext %a, i32 signext %b) nounwind {
 808 ; RV64I-LABEL: minu_i32:
 809 ; RV64I:       # %bb.0:
 810 ; RV64I-NEXT:    bltu a0, a1, .LBB22_2
 811 ; RV64I-NEXT:  # %bb.1:
 812 ; RV64I-NEXT:    mv a0, a1
 813 ; RV64I-NEXT:  .LBB22_2:
 814 ; RV64I-NEXT:    ret
 815 ;
 816 ; RV64ZBB-LABEL: minu_i32:
 817 ; RV64ZBB:       # %bb.0:
 818 ; RV64ZBB-NEXT:    minu a0, a0, a1
 819 ; RV64ZBB-NEXT:    ret
 820   %cmp = icmp ult i32 %a, %b
 821   %cond = select i1 %cmp, i32 %a, i32 %b
 822   ret i32 %cond
 823 }
 824
 825 define i64 @minu_i64(i64 %a, i64 %b) nounwind {
 826 ; RV64I-LABEL: minu_i64:
 827 ; RV64I:       # %bb.0:
 828 ; RV64I-NEXT:    bltu a0, a1, .LBB23_2
 829 ; RV64I-NEXT:  # %bb.1:
 830 ; RV64I-NEXT:    mv a0, a1
 831 ; RV64I-NEXT:  .LBB23_2:
 832 ; RV64I-NEXT:    ret
 833 ;
 834 ; RV64ZBB-LABEL: minu_i64:
 835 ; RV64ZBB:       # %bb.0:
 836 ; RV64ZBB-NEXT:    minu a0, a0, a1
 837 ; RV64ZBB-NEXT:    ret
 838   %cmp = icmp ult i64 %a, %b
 839   %cond = select i1 %cmp, i64 %a, i64 %b
 840   ret i64 %cond
 841 }
 842
 843 define signext i32 @maxu_i32(i32 signext %a, i32 signext %b) nounwind {
 844 ; RV64I-LABEL: maxu_i32:
 845 ; RV64I:       # %bb.0:
 846 ; RV64I-NEXT:    bltu a1, a0, .LBB24_2
 847 ; RV64I-NEXT:  # %bb.1:
 848 ; RV64I-NEXT:    mv a0, a1
 849 ; RV64I-NEXT:  .LBB24_2:
 850 ; RV64I-NEXT:    ret
 851 ;
 852 ; RV64ZBB-LABEL: maxu_i32:
 853 ; RV64ZBB:       # %bb.0:
 854 ; RV64ZBB-NEXT:    maxu a0, a0, a1
 855 ; RV64ZBB-NEXT:    ret
 856   %cmp = icmp ugt i32 %a, %b
 857   %cond = select i1 %cmp, i32 %a, i32 %b
 858   ret i32 %cond
 859 }
 860
 861 define i64 @maxu_i64(i64 %a, i64 %b) nounwind {
 862 ; RV64I-LABEL: maxu_i64:
 863 ; RV64I:       # %bb.0:
 864 ; RV64I-NEXT:    bltu a1, a0, .LBB25_2
 865 ; RV64I-NEXT:  # %bb.1:
 866 ; RV64I-NEXT:    mv a0, a1
 867 ; RV64I-NEXT:  .LBB25_2:
 868 ; RV64I-NEXT:    ret
 869 ;
 870 ; RV64ZBB-LABEL: maxu_i64:
 871 ; RV64ZBB:       # %bb.0:
 872 ; RV64ZBB-NEXT:    maxu a0, a0, a1
 873 ; RV64ZBB-NEXT:    ret
 874   %cmp = icmp ugt i64 %a, %b
 875   %cond = select i1 %cmp, i64 %a, i64 %b
 876   ret i64 %cond
 877 }
 878
 879 declare i32 @llvm.abs.i32(i32, i1 immarg)
 880
 881 define i32 @abs_i32(i32 %x) {
 882 ; RV64I-LABEL: abs_i32:
 883 ; RV64I:       # %bb.0:
 884 ; RV64I-NEXT:    sraiw a1, a0, 31
 885 ; RV64I-NEXT:    xor a0, a0, a1
 886 ; RV64I-NEXT:    subw a0, a0, a1
 887 ; RV64I-NEXT:    ret
 888 ;
 889 ; RV64ZBB-LABEL: abs_i32:
 890 ; RV64ZBB:       # %bb.0:
 891 ; RV64ZBB-NEXT:    sraiw a1, a0, 31
 892 ; RV64ZBB-NEXT:    xor a0, a0, a1
 893 ; RV64ZBB-NEXT:    subw a0, a0, a1
 894 ; RV64ZBB-NEXT:    ret
 895   %abs = tail call i32 @llvm.abs.i32(i32 %x, i1 true)
 896   ret i32 %abs
 897 }
 898
 899 define signext i32 @abs_i32_sext(i32 signext %x) {
 900 ; RV64I-LABEL: abs_i32_sext:
 901 ; RV64I:       # %bb.0:
 902 ; RV64I-NEXT:    sraiw a1, a0, 31
 903 ; RV64I-NEXT:    xor a0, a0, a1
 904 ; RV64I-NEXT:    subw a0, a0, a1
 905 ; RV64I-NEXT:    ret
 906 ;
 907 ; RV64ZBB-LABEL: abs_i32_sext:
 908 ; RV64ZBB:       # %bb.0:
 909 ; RV64ZBB-NEXT:    sraiw a1, a0, 31
 910 ; RV64ZBB-NEXT:    xor a0, a0, a1
 911 ; RV64ZBB-NEXT:    subw a0, a0, a1
 912 ; RV64ZBB-NEXT:    ret
 913   %abs = tail call i32 @llvm.abs.i32(i32 %x, i1 true)
 914   ret i32 %abs
 915 }
 916
 917 declare i64 @llvm.abs.i64(i64, i1 immarg)
 918
 919 define i64 @abs_i64(i64 %x) {
 920 ; RV64I-LABEL: abs_i64:
 921 ; RV64I:       # %bb.0:
 922 ; RV64I-NEXT:    srai a1, a0, 63
 923 ; RV64I-NEXT:    xor a0, a0, a1
 924 ; RV64I-NEXT:    sub a0, a0, a1
 925 ; RV64I-NEXT:    ret
 926 ;
 927 ; RV64ZBB-LABEL: abs_i64:
 928 ; RV64ZBB:       # %bb.0:
 929 ; RV64ZBB-NEXT:    neg a1, a0
 930 ; RV64ZBB-NEXT:    max a0, a0, a1
 931 ; RV64ZBB-NEXT:    ret
 932   %abs = tail call i64 @llvm.abs.i64(i64 %x, i1 true)
 933   ret i64 %abs
 934 }
 935
 936 define i32 @zexth_i32(i32 %a) nounwind {
 937 ; RV64I-LABEL: zexth_i32:
 938 ; RV64I:       # %bb.0:
 939 ; RV64I-NEXT:    slli a0, a0, 48
 940 ; RV64I-NEXT:    srli a0, a0, 48
 941 ; RV64I-NEXT:    ret
 942 ;
 943 ; RV64ZBB-LABEL: zexth_i32:
 944 ; RV64ZBB:       # %bb.0:
 945 ; RV64ZBB-NEXT:    slli a0, a0, 48
 946 ; RV64ZBB-NEXT:    srli a0, a0, 48
 947 ; RV64ZBB-NEXT:    ret
 948   %and = and i32 %a, 65535
 949   ret i32 %and
 950 }
 951
 952 define i64 @zexth_i64(i64 %a) nounwind {
 953 ; RV64I-LABEL: zexth_i64:
 954 ; RV64I:       # %bb.0:
 955 ; RV64I-NEXT:    slli a0, a0, 48
 956 ; RV64I-NEXT:    srli a0, a0, 48
 957 ; RV64I-NEXT:    ret
 958 ;
 959 ; RV64ZBB-LABEL: zexth_i64:
 960 ; RV64ZBB:       # %bb.0:
 961 ; RV64ZBB-NEXT:    zext.h a0, a0
 962 ; RV64ZBB-NEXT:    ret
 963   %and = and i64 %a, 65535
 964   ret i64 %and
 965 }
 966
 967 declare i32 @llvm.bswap.i32(i32)
 968
 969 define signext i32 @bswap_i32(i32 signext %a) nounwind {
 970 ; RV64I-LABEL: bswap_i32:
 971 ; RV64I:       # %bb.0:
 972 ; RV64I-NEXT:    srliw a1, a0, 8
 973 ; RV64I-NEXT:    lui a2, 16
 974 ; RV64I-NEXT:    addiw a2, a2, -256
 975 ; RV64I-NEXT:    and a1, a1, a2
 976 ; RV64I-NEXT:    srliw a3, a0, 24
 977 ; RV64I-NEXT:    or a1, a1, a3
 978 ; RV64I-NEXT:    and a2, a0, a2
 979 ; RV64I-NEXT:    slliw a2, a2, 8
 980 ; RV64I-NEXT:    slliw a0, a0, 24
 981 ; RV64I-NEXT:    or a0, a0, a2
 982 ; RV64I-NEXT:    or a0, a0, a1
 983 ; RV64I-NEXT:    ret
 984 ;
 985 ; RV64ZBB-LABEL: bswap_i32:
 986 ; RV64ZBB:       # %bb.0:
 987 ; RV64ZBB-NEXT:    rev8 a0, a0
 988 ; RV64ZBB-NEXT:    srai a0, a0, 32
 989 ; RV64ZBB-NEXT:    ret
 990   %1 = tail call i32 @llvm.bswap.i32(i32 %a)
 991   ret i32 %1
 992 }
 993
 994 ; Similar to bswap_i32 but the result is not sign extended.
 995 define void @bswap_i32_nosext(i32 signext %a, ptr %x) nounwind {
 996 ; RV64I-LABEL: bswap_i32_nosext:
 997 ; RV64I:       # %bb.0:
 998 ; RV64I-NEXT:    srliw a2, a0, 8
 999 ; RV64I-NEXT:    lui a3, 16
1000 ; RV64I-NEXT:    addi a3, a3, -256
1001 ; RV64I-NEXT:    and a2, a2, a3
1002 ; RV64I-NEXT:    srliw a4, a0, 24
1003 ; RV64I-NEXT:    or a2, a2, a4
1004 ; RV64I-NEXT:    and a3, a0, a3
1005 ; RV64I-NEXT:    slli a3, a3, 8
1006 ; RV64I-NEXT:    slli a0, a0, 24
1007 ; RV64I-NEXT:    or a0, a0, a3
1008 ; RV64I-NEXT:    or a0, a0, a2
1009 ; RV64I-NEXT:    sw a0, 0(a1)
1010 ; RV64I-NEXT:    ret
1011 ;
1012 ; RV64ZBB-LABEL: bswap_i32_nosext:
1013 ; RV64ZBB:       # %bb.0:
1014 ; RV64ZBB-NEXT:    rev8 a0, a0
1015 ; RV64ZBB-NEXT:    srli a0, a0, 32
1016 ; RV64ZBB-NEXT:    sw a0, 0(a1)
1017 ; RV64ZBB-NEXT:    ret
1018   %1 = tail call i32 @llvm.bswap.i32(i32 %a)
1019   store i32 %1, ptr %x
1020   ret void
1021 }
1022
1023 declare i64 @llvm.bswap.i64(i64)
1024
1025 define i64 @bswap_i64(i64 %a) {
1026 ; RV64I-LABEL: bswap_i64:
1027 ; RV64I:       # %bb.0:
1028 ; RV64I-NEXT:    srli a1, a0, 40
1029 ; RV64I-NEXT:    lui a2, 16
1030 ; RV64I-NEXT:    addiw a2, a2, -256
1031 ; RV64I-NEXT:    and a1, a1, a2
1032 ; RV64I-NEXT:    srli a3, a0, 56
1033 ; RV64I-NEXT:    or a1, a1, a3
1034 ; RV64I-NEXT:    srli a3, a0, 24
1035 ; RV64I-NEXT:    lui a4, 4080
1036 ; RV64I-NEXT:    and a3, a3, a4
1037 ; RV64I-NEXT:    srli a5, a0, 8
1038 ; RV64I-NEXT:    srliw a5, a5, 24
1039 ; RV64I-NEXT:    slli a5, a5, 24
1040 ; RV64I-NEXT:    or a3, a5, a3
1041 ; RV64I-NEXT:    or a1, a3, a1
1042 ; RV64I-NEXT:    and a4, a0, a4
1043 ; RV64I-NEXT:    slli a4, a4, 24
1044 ; RV64I-NEXT:    srliw a3, a0, 24
1045 ; RV64I-NEXT:    slli a3, a3, 32
1046 ; RV64I-NEXT:    or a3, a4, a3
1047 ; RV64I-NEXT:    and a2, a0, a2
1048 ; RV64I-NEXT:    slli a2, a2, 40
1049 ; RV64I-NEXT:    slli a0, a0, 56
1050 ; RV64I-NEXT:    or a0, a0, a2
1051 ; RV64I-NEXT:    or a0, a0, a3
1052 ; RV64I-NEXT:    or a0, a0, a1
1053 ; RV64I-NEXT:    ret
1054 ;
1055 ; RV64ZBB-LABEL: bswap_i64:
1056 ; RV64ZBB:       # %bb.0:
1057 ; RV64ZBB-NEXT:    rev8 a0, a0
1058 ; RV64ZBB-NEXT:    ret
1059   %1 = call i64 @llvm.bswap.i64(i64 %a)
1060   ret i64 %1
1061 }