llvm/test/CodeGen/RISCV/rv64-legal-i32/rv64zbs.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -verify-machineinstrs < %s \
   3 ; RUN:   -riscv-experimental-rv64-legal-i32 | FileCheck %s -check-prefixes=CHECK,RV64I
   4 ; RUN: llc -mtriple=riscv64 -mattr=+zbs -verify-machineinstrs < %s \
   5 ; RUN:   -riscv-experimental-rv64-legal-i32 | FileCheck %s -check-prefixes=CHECK,RV64ZBS
   6
   7 define signext i32 @bclr_i32(i32 signext %a, i32 signext %b) nounwind {
   8 ; RV64I-LABEL: bclr_i32:
   9 ; RV64I:       # %bb.0:
  10 ; RV64I-NEXT:    li a2, 1
  11 ; RV64I-NEXT:    sllw a1, a2, a1
  12 ; RV64I-NEXT:    not a1, a1
  13 ; RV64I-NEXT:    and a0, a1, a0
  14 ; RV64I-NEXT:    ret
  15 ;
  16 ; RV64ZBS-LABEL: bclr_i32:
  17 ; RV64ZBS:       # %bb.0:
  18 ; RV64ZBS-NEXT:    andi a1, a1, 31
  19 ; RV64ZBS-NEXT:    bclr a0, a0, a1
  20 ; RV64ZBS-NEXT:    sext.w a0, a0
  21 ; RV64ZBS-NEXT:    ret
  22   %and = and i32 %b, 31
  23   %shl = shl nuw i32 1, %and
  24   %neg = xor i32 %shl, -1
  25   %and1 = and i32 %neg, %a
  26   ret i32 %and1
  27 }
  28
  29 define signext i32 @bclr_i32_no_mask(i32 signext %a, i32 signext %b) nounwind {
  30 ; RV64I-LABEL: bclr_i32_no_mask:
  31 ; RV64I:       # %bb.0:
  32 ; RV64I-NEXT:    li a2, 1
  33 ; RV64I-NEXT:    sllw a1, a2, a1
  34 ; RV64I-NEXT:    not a1, a1
  35 ; RV64I-NEXT:    and a0, a1, a0
  36 ; RV64I-NEXT:    ret
  37 ;
  38 ; RV64ZBS-LABEL: bclr_i32_no_mask:
  39 ; RV64ZBS:       # %bb.0:
  40 ; RV64ZBS-NEXT:    bclr a0, a0, a1
  41 ; RV64ZBS-NEXT:    sext.w a0, a0
  42 ; RV64ZBS-NEXT:    ret
  43   %shl = shl i32 1, %b
  44   %neg = xor i32 %shl, -1
  45   %and1 = and i32 %neg, %a
  46   ret i32 %and1
  47 }
  48
  49 define signext i32 @bclr_i32_load(ptr %p, i32 signext %b) nounwind {
  50 ; RV64I-LABEL: bclr_i32_load:
  51 ; RV64I:       # %bb.0:
  52 ; RV64I-NEXT:    lw a0, 0(a0)
  53 ; RV64I-NEXT:    li a2, 1
  54 ; RV64I-NEXT:    sllw a1, a2, a1
  55 ; RV64I-NEXT:    not a1, a1
  56 ; RV64I-NEXT:    and a0, a1, a0
  57 ; RV64I-NEXT:    ret
  58 ;
  59 ; RV64ZBS-LABEL: bclr_i32_load:
  60 ; RV64ZBS:       # %bb.0:
  61 ; RV64ZBS-NEXT:    lw a0, 0(a0)
  62 ; RV64ZBS-NEXT:    bclr a0, a0, a1
  63 ; RV64ZBS-NEXT:    sext.w a0, a0
  64 ; RV64ZBS-NEXT:    ret
  65   %a = load i32, ptr %p
  66   %shl = shl i32 1, %b
  67   %neg = xor i32 %shl, -1
  68   %and1 = and i32 %neg, %a
  69   ret i32 %and1
  70 }
  71
  72 define i64 @bclr_i64(i64 %a, i64 %b) nounwind {
  73 ; RV64I-LABEL: bclr_i64:
  74 ; RV64I:       # %bb.0:
  75 ; RV64I-NEXT:    li a2, 1
  76 ; RV64I-NEXT:    sll a1, a2, a1
  77 ; RV64I-NEXT:    not a1, a1
  78 ; RV64I-NEXT:    and a0, a1, a0
  79 ; RV64I-NEXT:    ret
  80 ;
  81 ; RV64ZBS-LABEL: bclr_i64:
  82 ; RV64ZBS:       # %bb.0:
  83 ; RV64ZBS-NEXT:    bclr a0, a0, a1
  84 ; RV64ZBS-NEXT:    ret
  85   %and = and i64 %b, 63
  86   %shl = shl nuw i64 1, %and
  87   %neg = xor i64 %shl, -1
  88   %and1 = and i64 %neg, %a
  89   ret i64 %and1
  90 }
  91
  92 define i64 @bclr_i64_no_mask(i64 %a, i64 %b) nounwind {
  93 ; RV64I-LABEL: bclr_i64_no_mask:
  94 ; RV64I:       # %bb.0:
  95 ; RV64I-NEXT:    li a2, 1
  96 ; RV64I-NEXT:    sll a1, a2, a1
  97 ; RV64I-NEXT:    not a1, a1
  98 ; RV64I-NEXT:    and a0, a1, a0
  99 ; RV64I-NEXT:    ret
 100 ;
 101 ; RV64ZBS-LABEL: bclr_i64_no_mask:
 102 ; RV64ZBS:       # %bb.0:
 103 ; RV64ZBS-NEXT:    bclr a0, a0, a1
 104 ; RV64ZBS-NEXT:    ret
 105   %shl = shl i64 1, %b
 106   %neg = xor i64 %shl, -1
 107   %and1 = and i64 %neg, %a
 108   ret i64 %and1
 109 }
 110
 111 define signext i32 @bset_i32(i32 signext %a, i32 signext %b) nounwind {
 112 ; RV64I-LABEL: bset_i32:
 113 ; RV64I:       # %bb.0:
 114 ; RV64I-NEXT:    li a2, 1
 115 ; RV64I-NEXT:    sllw a1, a2, a1
 116 ; RV64I-NEXT:    or a0, a1, a0
 117 ; RV64I-NEXT:    ret
 118 ;
 119 ; RV64ZBS-LABEL: bset_i32:
 120 ; RV64ZBS:       # %bb.0:
 121 ; RV64ZBS-NEXT:    andi a1, a1, 31
 122 ; RV64ZBS-NEXT:    bset a0, a0, a1
 123 ; RV64ZBS-NEXT:    sext.w a0, a0
 124 ; RV64ZBS-NEXT:    ret
 125   %and = and i32 %b, 31
 126   %shl = shl nuw i32 1, %and
 127   %or = or i32 %shl, %a
 128   ret i32 %or
 129 }
 130
 131 define signext i32 @bset_i32_no_mask(i32 signext %a, i32 signext %b) nounwind {
 132 ; RV64I-LABEL: bset_i32_no_mask:
 133 ; RV64I:       # %bb.0:
 134 ; RV64I-NEXT:    li a2, 1
 135 ; RV64I-NEXT:    sllw a1, a2, a1
 136 ; RV64I-NEXT:    or a0, a1, a0
 137 ; RV64I-NEXT:    ret
 138 ;
 139 ; RV64ZBS-LABEL: bset_i32_no_mask:
 140 ; RV64ZBS:       # %bb.0:
 141 ; RV64ZBS-NEXT:    bset a0, a0, a1
 142 ; RV64ZBS-NEXT:    sext.w a0, a0
 143 ; RV64ZBS-NEXT:    ret
 144   %shl = shl i32 1, %b
 145   %or = or i32 %shl, %a
 146   ret i32 %or
 147 }
 148
 149 define signext i32 @bset_i32_load(ptr %p, i32 signext %b) nounwind {
 150 ; RV64I-LABEL: bset_i32_load:
 151 ; RV64I:       # %bb.0:
 152 ; RV64I-NEXT:    lw a0, 0(a0)
 153 ; RV64I-NEXT:    li a2, 1
 154 ; RV64I-NEXT:    sllw a1, a2, a1
 155 ; RV64I-NEXT:    or a0, a1, a0
 156 ; RV64I-NEXT:    ret
 157 ;
 158 ; RV64ZBS-LABEL: bset_i32_load:
 159 ; RV64ZBS:       # %bb.0:
 160 ; RV64ZBS-NEXT:    lw a0, 0(a0)
 161 ; RV64ZBS-NEXT:    bset a0, a0, a1
 162 ; RV64ZBS-NEXT:    sext.w a0, a0
 163 ; RV64ZBS-NEXT:    ret
 164   %a = load i32, ptr %p
 165   %shl = shl i32 1, %b
 166   %or = or i32 %shl, %a
 167   ret i32 %or
 168 }
 169
 170 ; We can use bsetw for 1 << x by setting the first source to zero.
 171 define signext i32 @bset_i32_zero(i32 signext %a) nounwind {
 172 ; RV64I-LABEL: bset_i32_zero:
 173 ; RV64I:       # %bb.0:
 174 ; RV64I-NEXT:    li a1, 1
 175 ; RV64I-NEXT:    sllw a0, a1, a0
 176 ; RV64I-NEXT:    ret
 177 ;
 178 ; RV64ZBS-LABEL: bset_i32_zero:
 179 ; RV64ZBS:       # %bb.0:
 180 ; RV64ZBS-NEXT:    bset a0, zero, a0
 181 ; RV64ZBS-NEXT:    sext.w a0, a0
 182 ; RV64ZBS-NEXT:    ret
 183   %shl = shl i32 1, %a
 184   ret i32 %shl
 185 }
 186
 187 define i64 @bset_i64(i64 %a, i64 %b) nounwind {
 188 ; RV64I-LABEL: bset_i64:
 189 ; RV64I:       # %bb.0:
 190 ; RV64I-NEXT:    li a2, 1
 191 ; RV64I-NEXT:    sll a1, a2, a1
 192 ; RV64I-NEXT:    or a0, a1, a0
 193 ; RV64I-NEXT:    ret
 194 ;
 195 ; RV64ZBS-LABEL: bset_i64:
 196 ; RV64ZBS:       # %bb.0:
 197 ; RV64ZBS-NEXT:    bset a0, a0, a1
 198 ; RV64ZBS-NEXT:    ret
 199   %conv = and i64 %b, 63
 200   %shl = shl nuw i64 1, %conv
 201   %or = or i64 %shl, %a
 202   ret i64 %or
 203 }
 204
 205 define i64 @bset_i64_no_mask(i64 %a, i64 %b) nounwind {
 206 ; RV64I-LABEL: bset_i64_no_mask:
 207 ; RV64I:       # %bb.0:
 208 ; RV64I-NEXT:    li a2, 1
 209 ; RV64I-NEXT:    sll a1, a2, a1
 210 ; RV64I-NEXT:    or a0, a1, a0
 211 ; RV64I-NEXT:    ret
 212 ;
 213 ; RV64ZBS-LABEL: bset_i64_no_mask:
 214 ; RV64ZBS:       # %bb.0:
 215 ; RV64ZBS-NEXT:    bset a0, a0, a1
 216 ; RV64ZBS-NEXT:    ret
 217   %shl = shl i64 1, %b
 218   %or = or i64 %shl, %a
 219   ret i64 %or
 220 }
 221
 222 ; We can use bsetw for 1 << x by setting the first source to zero.
 223 define signext i64 @bset_i64_zero(i64 signext %a) nounwind {
 224 ; RV64I-LABEL: bset_i64_zero:
 225 ; RV64I:       # %bb.0:
 226 ; RV64I-NEXT:    li a1, 1
 227 ; RV64I-NEXT:    sll a0, a1, a0
 228 ; RV64I-NEXT:    ret
 229 ;
 230 ; RV64ZBS-LABEL: bset_i64_zero:
 231 ; RV64ZBS:       # %bb.0:
 232 ; RV64ZBS-NEXT:    bset a0, zero, a0
 233 ; RV64ZBS-NEXT:    ret
 234   %shl = shl i64 1, %a
 235   ret i64 %shl
 236 }
 237
 238 define signext i32 @binv_i32(i32 signext %a, i32 signext %b) nounwind {
 239 ; RV64I-LABEL: binv_i32:
 240 ; RV64I:       # %bb.0:
 241 ; RV64I-NEXT:    li a2, 1
 242 ; RV64I-NEXT:    sllw a1, a2, a1
 243 ; RV64I-NEXT:    xor a0, a1, a0
 244 ; RV64I-NEXT:    ret
 245 ;
 246 ; RV64ZBS-LABEL: binv_i32:
 247 ; RV64ZBS:       # %bb.0:
 248 ; RV64ZBS-NEXT:    andi a1, a1, 31
 249 ; RV64ZBS-NEXT:    binv a0, a0, a1
 250 ; RV64ZBS-NEXT:    sext.w a0, a0
 251 ; RV64ZBS-NEXT:    ret
 252   %and = and i32 %b, 31
 253   %shl = shl nuw i32 1, %and
 254   %xor = xor i32 %shl, %a
 255   ret i32 %xor
 256 }
 257
 258 define signext i32 @binv_i32_no_mask(i32 signext %a, i32 signext %b) nounwind {
 259 ; RV64I-LABEL: binv_i32_no_mask:
 260 ; RV64I:       # %bb.0:
 261 ; RV64I-NEXT:    li a2, 1
 262 ; RV64I-NEXT:    sllw a1, a2, a1
 263 ; RV64I-NEXT:    xor a0, a1, a0
 264 ; RV64I-NEXT:    ret
 265 ;
 266 ; RV64ZBS-LABEL: binv_i32_no_mask:
 267 ; RV64ZBS:       # %bb.0:
 268 ; RV64ZBS-NEXT:    binv a0, a0, a1
 269 ; RV64ZBS-NEXT:    sext.w a0, a0
 270 ; RV64ZBS-NEXT:    ret
 271   %shl = shl i32 1, %b
 272   %xor = xor i32 %shl, %a
 273   ret i32 %xor
 274 }
 275
 276 define signext i32 @binv_i32_load(ptr %p, i32 signext %b) nounwind {
 277 ; RV64I-LABEL: binv_i32_load:
 278 ; RV64I:       # %bb.0:
 279 ; RV64I-NEXT:    lw a0, 0(a0)
 280 ; RV64I-NEXT:    li a2, 1
 281 ; RV64I-NEXT:    sllw a1, a2, a1
 282 ; RV64I-NEXT:    xor a0, a1, a0
 283 ; RV64I-NEXT:    ret
 284 ;
 285 ; RV64ZBS-LABEL: binv_i32_load:
 286 ; RV64ZBS:       # %bb.0:
 287 ; RV64ZBS-NEXT:    lw a0, 0(a0)
 288 ; RV64ZBS-NEXT:    binv a0, a0, a1
 289 ; RV64ZBS-NEXT:    sext.w a0, a0
 290 ; RV64ZBS-NEXT:    ret
 291   %a = load i32, ptr %p
 292   %shl = shl i32 1, %b
 293   %xor = xor i32 %shl, %a
 294   ret i32 %xor
 295 }
 296
 297 define i64 @binv_i64(i64 %a, i64 %b) nounwind {
 298 ; RV64I-LABEL: binv_i64:
 299 ; RV64I:       # %bb.0:
 300 ; RV64I-NEXT:    li a2, 1
 301 ; RV64I-NEXT:    sll a1, a2, a1
 302 ; RV64I-NEXT:    xor a0, a1, a0
 303 ; RV64I-NEXT:    ret
 304 ;
 305 ; RV64ZBS-LABEL: binv_i64:
 306 ; RV64ZBS:       # %bb.0:
 307 ; RV64ZBS-NEXT:    binv a0, a0, a1
 308 ; RV64ZBS-NEXT:    ret
 309   %conv = and i64 %b, 63
 310   %shl = shl nuw i64 1, %conv
 311   %xor = xor i64 %shl, %a
 312   ret i64 %xor
 313 }
 314
 315 define i64 @binv_i64_no_mask(i64 %a, i64 %b) nounwind {
 316 ; RV64I-LABEL: binv_i64_no_mask:
 317 ; RV64I:       # %bb.0:
 318 ; RV64I-NEXT:    li a2, 1
 319 ; RV64I-NEXT:    sll a1, a2, a1
 320 ; RV64I-NEXT:    xor a0, a1, a0
 321 ; RV64I-NEXT:    ret
 322 ;
 323 ; RV64ZBS-LABEL: binv_i64_no_mask:
 324 ; RV64ZBS:       # %bb.0:
 325 ; RV64ZBS-NEXT:    binv a0, a0, a1
 326 ; RV64ZBS-NEXT:    ret
 327   %shl = shl nuw i64 1, %b
 328   %xor = xor i64 %shl, %a
 329   ret i64 %xor
 330 }
 331
 332 define signext i32 @bext_i32(i32 signext %a, i32 signext %b) nounwind {
 333 ; RV64I-LABEL: bext_i32:
 334 ; RV64I:       # %bb.0:
 335 ; RV64I-NEXT:    srlw a0, a0, a1
 336 ; RV64I-NEXT:    andi a0, a0, 1
 337 ; RV64I-NEXT:    ret
 338 ;
 339 ; RV64ZBS-LABEL: bext_i32:
 340 ; RV64ZBS:       # %bb.0:
 341 ; RV64ZBS-NEXT:    andi a1, a1, 31
 342 ; RV64ZBS-NEXT:    bext a0, a0, a1
 343 ; RV64ZBS-NEXT:    ret
 344   %and = and i32 %b, 31
 345   %shr = lshr i32 %a, %and
 346   %and1 = and i32 %shr, 1
 347   ret i32 %and1
 348 }
 349
 350 define signext i32 @bext_i32_no_mask(i32 signext %a, i32 signext %b) nounwind {
 351 ; RV64I-LABEL: bext_i32_no_mask:
 352 ; RV64I:       # %bb.0:
 353 ; RV64I-NEXT:    srlw a0, a0, a1
 354 ; RV64I-NEXT:    andi a0, a0, 1
 355 ; RV64I-NEXT:    ret
 356 ;
 357 ; RV64ZBS-LABEL: bext_i32_no_mask:
 358 ; RV64ZBS:       # %bb.0:
 359 ; RV64ZBS-NEXT:    bext a0, a0, a1
 360 ; RV64ZBS-NEXT:    ret
 361   %shr = lshr i32 %a, %b
 362   %and1 = and i32 %shr, 1
 363   ret i32 %and1
 364 }
 365
 366 ; This gets previous converted to (i1 (truncate (srl X, Y)). Make sure we are
 367 ; able to use bext.
 368 define void @bext_i32_trunc(i32 signext %0, i32 signext %1) {
 369 ; RV64I-LABEL: bext_i32_trunc:
 370 ; RV64I:       # %bb.0:
 371 ; RV64I-NEXT:    srlw a0, a0, a1
 372 ; RV64I-NEXT:    andi a0, a0, 1
 373 ; RV64I-NEXT:    beqz a0, .LBB19_2
 374 ; RV64I-NEXT:  # %bb.1:
 375 ; RV64I-NEXT:    ret
 376 ; RV64I-NEXT:  .LBB19_2:
 377 ; RV64I-NEXT:    tail bar
 378 ;
 379 ; RV64ZBS-LABEL: bext_i32_trunc:
 380 ; RV64ZBS:       # %bb.0:
 381 ; RV64ZBS-NEXT:    bext a0, a0, a1
 382 ; RV64ZBS-NEXT:    beqz a0, .LBB19_2
 383 ; RV64ZBS-NEXT:  # %bb.1:
 384 ; RV64ZBS-NEXT:    ret
 385 ; RV64ZBS-NEXT:  .LBB19_2:
 386 ; RV64ZBS-NEXT:    tail bar
 387   %3 = shl i32 1, %1
 388   %4 = and i32 %3, %0
 389   %5 = icmp eq i32 %4, 0
 390   br i1 %5, label %6, label %7
 391
 392 6:                                                ; preds = %2
 393   tail call void @bar()
 394   br label %7
 395
 396 7:                                                ; preds = %6, %2
 397   ret void
 398 }
 399
 400 declare void @bar()
 401
 402 define i64 @bext_i64(i64 %a, i64 %b) nounwind {
 403 ; RV64I-LABEL: bext_i64:
 404 ; RV64I:       # %bb.0:
 405 ; RV64I-NEXT:    srl a0, a0, a1
 406 ; RV64I-NEXT:    andi a0, a0, 1
 407 ; RV64I-NEXT:    ret
 408 ;
 409 ; RV64ZBS-LABEL: bext_i64:
 410 ; RV64ZBS:       # %bb.0:
 411 ; RV64ZBS-NEXT:    bext a0, a0, a1
 412 ; RV64ZBS-NEXT:    ret
 413   %conv = and i64 %b, 63
 414   %shr = lshr i64 %a, %conv
 415   %and1 = and i64 %shr, 1
 416   ret i64 %and1
 417 }
 418
 419 define i64 @bext_i64_no_mask(i64 %a, i64 %b) nounwind {
 420 ; RV64I-LABEL: bext_i64_no_mask:
 421 ; RV64I:       # %bb.0:
 422 ; RV64I-NEXT:    srl a0, a0, a1
 423 ; RV64I-NEXT:    andi a0, a0, 1
 424 ; RV64I-NEXT:    ret
 425 ;
 426 ; RV64ZBS-LABEL: bext_i64_no_mask:
 427 ; RV64ZBS:       # %bb.0:
 428 ; RV64ZBS-NEXT:    bext a0, a0, a1
 429 ; RV64ZBS-NEXT:    ret
 430   %shr = lshr i64 %a, %b
 431   %and1 = and i64 %shr, 1
 432   ret i64 %and1
 433 }
 434
 435 define signext i32 @bexti_i32(i32 signext %a) nounwind {
 436 ; RV64I-LABEL: bexti_i32:
 437 ; RV64I:       # %bb.0:
 438 ; RV64I-NEXT:    slli a0, a0, 58
 439 ; RV64I-NEXT:    srli a0, a0, 63
 440 ; RV64I-NEXT:    ret
 441 ;
 442 ; RV64ZBS-LABEL: bexti_i32:
 443 ; RV64ZBS:       # %bb.0:
 444 ; RV64ZBS-NEXT:    bexti a0, a0, 5
 445 ; RV64ZBS-NEXT:    ret
 446   %shr = lshr i32 %a, 5
 447   %and = and i32 %shr, 1
 448   ret i32 %and
 449 }
 450
 451 define i64 @bexti_i64(i64 %a) nounwind {
 452 ; RV64I-LABEL: bexti_i64:
 453 ; RV64I:       # %bb.0:
 454 ; RV64I-NEXT:    slli a0, a0, 58
 455 ; RV64I-NEXT:    srli a0, a0, 63
 456 ; RV64I-NEXT:    ret
 457 ;
 458 ; RV64ZBS-LABEL: bexti_i64:
 459 ; RV64ZBS:       # %bb.0:
 460 ; RV64ZBS-NEXT:    bexti a0, a0, 5
 461 ; RV64ZBS-NEXT:    ret
 462   %shr = lshr i64 %a, 5
 463   %and = and i64 %shr, 1
 464   ret i64 %and
 465 }
 466
 467 define signext i32 @bexti_i32_cmp(i32 signext %a) nounwind {
 468 ; CHECK-LABEL: bexti_i32_cmp:
 469 ; CHECK:       # %bb.0:
 470 ; CHECK-NEXT:    andi a0, a0, 32
 471 ; CHECK-NEXT:    snez a0, a0
 472 ; CHECK-NEXT:    ret
 473   %and = and i32 %a, 32
 474   %cmp = icmp ne i32 %and, 0
 475   %zext = zext i1 %cmp to i32
 476   ret i32 %zext
 477 }
 478
 479 define i64 @bexti_i64_cmp(i64 %a) nounwind {
 480 ; RV64I-LABEL: bexti_i64_cmp:
 481 ; RV64I:       # %bb.0:
 482 ; RV64I-NEXT:    slli a0, a0, 58
 483 ; RV64I-NEXT:    srli a0, a0, 63
 484 ; RV64I-NEXT:    ret
 485 ;
 486 ; RV64ZBS-LABEL: bexti_i64_cmp:
 487 ; RV64ZBS:       # %bb.0:
 488 ; RV64ZBS-NEXT:    bexti a0, a0, 5
 489 ; RV64ZBS-NEXT:    ret
 490   %and = and i64 %a, 32
 491   %cmp = icmp ne i64 %and, 0
 492   %zext = zext i1 %cmp to i64
 493   ret i64 %zext
 494 }
 495
 496 define signext i32 @bclri_i32_10(i32 signext %a) nounwind {
 497 ; CHECK-LABEL: bclri_i32_10:
 498 ; CHECK:       # %bb.0:
 499 ; CHECK-NEXT:    andi a0, a0, -1025
 500 ; CHECK-NEXT:    ret
 501   %and = and i32 %a, -1025
 502   ret i32 %and
 503 }
 504
 505 define signext i32 @bclri_i32_11(i32 signext %a) nounwind {
 506 ; RV64I-LABEL: bclri_i32_11:
 507 ; RV64I:       # %bb.0:
 508 ; RV64I-NEXT:    lui a1, 1048575
 509 ; RV64I-NEXT:    addiw a1, a1, 2047
 510 ; RV64I-NEXT:    and a0, a0, a1
 511 ; RV64I-NEXT:    ret
 512 ;
 513 ; RV64ZBS-LABEL: bclri_i32_11:
 514 ; RV64ZBS:       # %bb.0:
 515 ; RV64ZBS-NEXT:    bclri a0, a0, 11
 516 ; RV64ZBS-NEXT:    ret
 517   %and = and i32 %a, -2049
 518   ret i32 %and
 519 }
 520
 521 define signext i32 @bclri_i32_30(i32 signext %a) nounwind {
 522 ; RV64I-LABEL: bclri_i32_30:
 523 ; RV64I:       # %bb.0:
 524 ; RV64I-NEXT:    lui a1, 786432
 525 ; RV64I-NEXT:    addiw a1, a1, -1
 526 ; RV64I-NEXT:    and a0, a0, a1
 527 ; RV64I-NEXT:    ret
 528 ;
 529 ; RV64ZBS-LABEL: bclri_i32_30:
 530 ; RV64ZBS:       # %bb.0:
 531 ; RV64ZBS-NEXT:    bclri a0, a0, 30
 532 ; RV64ZBS-NEXT:    ret
 533   %and = and i32 %a, -1073741825
 534   ret i32 %and
 535 }
 536
 537 define signext i32 @bclri_i32_31(i32 signext %a) nounwind {
 538 ; RV64I-LABEL: bclri_i32_31:
 539 ; RV64I:       # %bb.0:
 540 ; RV64I-NEXT:    slli a0, a0, 33
 541 ; RV64I-NEXT:    srli a0, a0, 33
 542 ; RV64I-NEXT:    ret
 543 ;
 544 ; RV64ZBS-LABEL: bclri_i32_31:
 545 ; RV64ZBS:       # %bb.0:
 546 ; RV64ZBS-NEXT:    bclri a0, a0, 31
 547 ; RV64ZBS-NEXT:    sext.w a0, a0
 548 ; RV64ZBS-NEXT:    ret
 549   %and = and i32 %a, -2147483649
 550   ret i32 %and
 551 }
 552
 553 define i64 @bclri_i64_10(i64 %a) nounwind {
 554 ; CHECK-LABEL: bclri_i64_10:
 555 ; CHECK:       # %bb.0:
 556 ; CHECK-NEXT:    andi a0, a0, -1025
 557 ; CHECK-NEXT:    ret
 558   %and = and i64 %a, -1025
 559   ret i64 %and
 560 }
 561
 562 define i64 @bclri_i64_11(i64 %a) nounwind {
 563 ; RV64I-LABEL: bclri_i64_11:
 564 ; RV64I:       # %bb.0:
 565 ; RV64I-NEXT:    lui a1, 1048575
 566 ; RV64I-NEXT:    addiw a1, a1, 2047
 567 ; RV64I-NEXT:    and a0, a0, a1
 568 ; RV64I-NEXT:    ret
 569 ;
 570 ; RV64ZBS-LABEL: bclri_i64_11:
 571 ; RV64ZBS:       # %bb.0:
 572 ; RV64ZBS-NEXT:    bclri a0, a0, 11
 573 ; RV64ZBS-NEXT:    ret
 574   %and = and i64 %a, -2049
 575   ret i64 %and
 576 }
 577
 578 define i64 @bclri_i64_30(i64 %a) nounwind {
 579 ; RV64I-LABEL: bclri_i64_30:
 580 ; RV64I:       # %bb.0:
 581 ; RV64I-NEXT:    lui a1, 786432
 582 ; RV64I-NEXT:    addiw a1, a1, -1
 583 ; RV64I-NEXT:    and a0, a0, a1
 584 ; RV64I-NEXT:    ret
 585 ;
 586 ; RV64ZBS-LABEL: bclri_i64_30:
 587 ; RV64ZBS:       # %bb.0:
 588 ; RV64ZBS-NEXT:    bclri a0, a0, 30
 589 ; RV64ZBS-NEXT:    ret
 590   %and = and i64 %a, -1073741825
 591   ret i64 %and
 592 }
 593
 594 define i64 @bclri_i64_31(i64 %a) nounwind {
 595 ; RV64I-LABEL: bclri_i64_31:
 596 ; RV64I:       # %bb.0:
 597 ; RV64I-NEXT:    lui a1, 524288
 598 ; RV64I-NEXT:    addi a1, a1, -1
 599 ; RV64I-NEXT:    and a0, a0, a1
 600 ; RV64I-NEXT:    ret
 601 ;
 602 ; RV64ZBS-LABEL: bclri_i64_31:
 603 ; RV64ZBS:       # %bb.0:
 604 ; RV64ZBS-NEXT:    bclri a0, a0, 31
 605 ; RV64ZBS-NEXT:    ret
 606   %and = and i64 %a, -2147483649
 607   ret i64 %and
 608 }
 609
 610 define i64 @bclri_i64_62(i64 %a) nounwind {
 611 ; RV64I-LABEL: bclri_i64_62:
 612 ; RV64I:       # %bb.0:
 613 ; RV64I-NEXT:    li a1, -1
 614 ; RV64I-NEXT:    slli a1, a1, 62
 615 ; RV64I-NEXT:    addi a1, a1, -1
 616 ; RV64I-NEXT:    and a0, a0, a1
 617 ; RV64I-NEXT:    ret
 618 ;
 619 ; RV64ZBS-LABEL: bclri_i64_62:
 620 ; RV64ZBS:       # %bb.0:
 621 ; RV64ZBS-NEXT:    bclri a0, a0, 62
 622 ; RV64ZBS-NEXT:    ret
 623   %and = and i64 %a, -4611686018427387905
 624   ret i64 %and
 625 }
 626
 627 define i64 @bclri_i64_63(i64 %a) nounwind {
 628 ; RV64I-LABEL: bclri_i64_63:
 629 ; RV64I:       # %bb.0:
 630 ; RV64I-NEXT:    slli a0, a0, 1
 631 ; RV64I-NEXT:    srli a0, a0, 1
 632 ; RV64I-NEXT:    ret
 633 ;
 634 ; RV64ZBS-LABEL: bclri_i64_63:
 635 ; RV64ZBS:       # %bb.0:
 636 ; RV64ZBS-NEXT:    bclri a0, a0, 63
 637 ; RV64ZBS-NEXT:    ret
 638   %and = and i64 %a, -9223372036854775809
 639   ret i64 %and
 640 }
 641
 642 define i64 @bclri_i64_large0(i64 %a) nounwind {
 643 ; RV64I-LABEL: bclri_i64_large0:
 644 ; RV64I:       # %bb.0:
 645 ; RV64I-NEXT:    lui a1, 1044480
 646 ; RV64I-NEXT:    addiw a1, a1, -256
 647 ; RV64I-NEXT:    and a0, a0, a1
 648 ; RV64I-NEXT:    ret
 649 ;
 650 ; RV64ZBS-LABEL: bclri_i64_large0:
 651 ; RV64ZBS:       # %bb.0:
 652 ; RV64ZBS-NEXT:    andi a0, a0, -256
 653 ; RV64ZBS-NEXT:    bclri a0, a0, 24
 654 ; RV64ZBS-NEXT:    ret
 655   %and = and i64 %a, -16777472
 656   ret i64 %and
 657 }
 658
 659 define i64 @bclri_i64_large1(i64 %a) nounwind {
 660 ; RV64I-LABEL: bclri_i64_large1:
 661 ; RV64I:       # %bb.0:
 662 ; RV64I-NEXT:    lui a1, 1044464
 663 ; RV64I-NEXT:    addiw a1, a1, -1
 664 ; RV64I-NEXT:    and a0, a0, a1
 665 ; RV64I-NEXT:    ret
 666 ;
 667 ; RV64ZBS-LABEL: bclri_i64_large1:
 668 ; RV64ZBS:       # %bb.0:
 669 ; RV64ZBS-NEXT:    bclri a0, a0, 16
 670 ; RV64ZBS-NEXT:    bclri a0, a0, 24
 671 ; RV64ZBS-NEXT:    ret
 672   %and = and i64 %a, -16842753
 673   ret i64 %and
 674 }
 675
 676 define signext i32 @bseti_i32_10(i32 signext %a) nounwind {
 677 ; CHECK-LABEL: bseti_i32_10:
 678 ; CHECK:       # %bb.0:
 679 ; CHECK-NEXT:    ori a0, a0, 1024
 680 ; CHECK-NEXT:    ret
 681   %or = or i32 %a, 1024
 682   ret i32 %or
 683 }
 684
 685 define signext i32 @bseti_i32_11(i32 signext %a) nounwind {
 686 ; RV64I-LABEL: bseti_i32_11:
 687 ; RV64I:       # %bb.0:
 688 ; RV64I-NEXT:    li a1, 1
 689 ; RV64I-NEXT:    slliw a1, a1, 11
 690 ; RV64I-NEXT:    or a0, a0, a1
 691 ; RV64I-NEXT:    ret
 692 ;
 693 ; RV64ZBS-LABEL: bseti_i32_11:
 694 ; RV64ZBS:       # %bb.0:
 695 ; RV64ZBS-NEXT:    bseti a0, a0, 11
 696 ; RV64ZBS-NEXT:    ret
 697   %or = or i32 %a, 2048
 698   ret i32 %or
 699 }
 700
 701 define signext i32 @bseti_i32_30(i32 signext %a) nounwind {
 702 ; RV64I-LABEL: bseti_i32_30:
 703 ; RV64I:       # %bb.0:
 704 ; RV64I-NEXT:    lui a1, 262144
 705 ; RV64I-NEXT:    or a0, a0, a1
 706 ; RV64I-NEXT:    ret
 707 ;
 708 ; RV64ZBS-LABEL: bseti_i32_30:
 709 ; RV64ZBS:       # %bb.0:
 710 ; RV64ZBS-NEXT:    bseti a0, a0, 30
 711 ; RV64ZBS-NEXT:    ret
 712   %or = or i32 %a, 1073741824
 713   ret i32 %or
 714 }
 715
 716 define signext i32 @bseti_i32_31(i32 signext %a) nounwind {
 717 ; RV64I-LABEL: bseti_i32_31:
 718 ; RV64I:       # %bb.0:
 719 ; RV64I-NEXT:    lui a1, 524288
 720 ; RV64I-NEXT:    or a0, a0, a1
 721 ; RV64I-NEXT:    ret
 722 ;
 723 ; RV64ZBS-LABEL: bseti_i32_31:
 724 ; RV64ZBS:       # %bb.0:
 725 ; RV64ZBS-NEXT:    bseti a0, a0, 31
 726 ; RV64ZBS-NEXT:    sext.w a0, a0
 727 ; RV64ZBS-NEXT:    ret
 728   %or = or i32 %a, 2147483648
 729   ret i32 %or
 730 }
 731
 732 define i64 @bseti_i64_10(i64 %a) nounwind {
 733 ; CHECK-LABEL: bseti_i64_10:
 734 ; CHECK:       # %bb.0:
 735 ; CHECK-NEXT:    ori a0, a0, 1024
 736 ; CHECK-NEXT:    ret
 737   %or = or i64 %a, 1024
 738   ret i64 %or
 739 }
 740
 741 define i64 @bseti_i64_11(i64 %a) nounwind {
 742 ; RV64I-LABEL: bseti_i64_11:
 743 ; RV64I:       # %bb.0:
 744 ; RV64I-NEXT:    li a1, 1
 745 ; RV64I-NEXT:    slli a1, a1, 11
 746 ; RV64I-NEXT:    or a0, a0, a1
 747 ; RV64I-NEXT:    ret
 748 ;
 749 ; RV64ZBS-LABEL: bseti_i64_11:
 750 ; RV64ZBS:       # %bb.0:
 751 ; RV64ZBS-NEXT:    bseti a0, a0, 11
 752 ; RV64ZBS-NEXT:    ret
 753   %or = or i64 %a, 2048
 754   ret i64 %or
 755 }
 756
 757 define i64 @bseti_i64_30(i64 %a) nounwind {
 758 ; RV64I-LABEL: bseti_i64_30:
 759 ; RV64I:       # %bb.0:
 760 ; RV64I-NEXT:    lui a1, 262144
 761 ; RV64I-NEXT:    or a0, a0, a1
 762 ; RV64I-NEXT:    ret
 763 ;
 764 ; RV64ZBS-LABEL: bseti_i64_30:
 765 ; RV64ZBS:       # %bb.0:
 766 ; RV64ZBS-NEXT:    bseti a0, a0, 30
 767 ; RV64ZBS-NEXT:    ret
 768   %or = or i64 %a, 1073741824
 769   ret i64 %or
 770 }
 771
 772 define i64 @bseti_i64_31(i64 %a) nounwind {
 773 ; RV64I-LABEL: bseti_i64_31:
 774 ; RV64I:       # %bb.0:
 775 ; RV64I-NEXT:    li a1, 1
 776 ; RV64I-NEXT:    slli a1, a1, 31
 777 ; RV64I-NEXT:    or a0, a0, a1
 778 ; RV64I-NEXT:    ret
 779 ;
 780 ; RV64ZBS-LABEL: bseti_i64_31:
 781 ; RV64ZBS:       # %bb.0:
 782 ; RV64ZBS-NEXT:    bseti a0, a0, 31
 783 ; RV64ZBS-NEXT:    ret
 784   %or = or i64 %a, 2147483648
 785   ret i64 %or
 786 }
 787
 788 define i64 @bseti_i64_62(i64 %a) nounwind {
 789 ; RV64I-LABEL: bseti_i64_62:
 790 ; RV64I:       # %bb.0:
 791 ; RV64I-NEXT:    li a1, 1
 792 ; RV64I-NEXT:    slli a1, a1, 62
 793 ; RV64I-NEXT:    or a0, a0, a1
 794 ; RV64I-NEXT:    ret
 795 ;
 796 ; RV64ZBS-LABEL: bseti_i64_62:
 797 ; RV64ZBS:       # %bb.0:
 798 ; RV64ZBS-NEXT:    bseti a0, a0, 62
 799 ; RV64ZBS-NEXT:    ret
 800   %or = or i64 %a, 4611686018427387904
 801   ret i64 %or
 802 }
 803
 804 define i64 @bseti_i64_63(i64 %a) nounwind {
 805 ; RV64I-LABEL: bseti_i64_63:
 806 ; RV64I:       # %bb.0:
 807 ; RV64I-NEXT:    li a1, -1
 808 ; RV64I-NEXT:    slli a1, a1, 63
 809 ; RV64I-NEXT:    or a0, a0, a1
 810 ; RV64I-NEXT:    ret
 811 ;
 812 ; RV64ZBS-LABEL: bseti_i64_63:
 813 ; RV64ZBS:       # %bb.0:
 814 ; RV64ZBS-NEXT:    bseti a0, a0, 63
 815 ; RV64ZBS-NEXT:    ret
 816   %or = or i64 %a, 9223372036854775808
 817   ret i64 %or
 818 }
 819
 820 define signext i32 @binvi_i32_10(i32 signext %a) nounwind {
 821 ; CHECK-LABEL: binvi_i32_10:
 822 ; CHECK:       # %bb.0:
 823 ; CHECK-NEXT:    xori a0, a0, 1024
 824 ; CHECK-NEXT:    ret
 825   %xor = xor i32 %a, 1024
 826   ret i32 %xor
 827 }
 828
 829 define signext i32 @binvi_i32_11(i32 signext %a) nounwind {
 830 ; RV64I-LABEL: binvi_i32_11:
 831 ; RV64I:       # %bb.0:
 832 ; RV64I-NEXT:    li a1, 1
 833 ; RV64I-NEXT:    slliw a1, a1, 11
 834 ; RV64I-NEXT:    xor a0, a0, a1
 835 ; RV64I-NEXT:    ret
 836 ;
 837 ; RV64ZBS-LABEL: binvi_i32_11:
 838 ; RV64ZBS:       # %bb.0:
 839 ; RV64ZBS-NEXT:    binvi a0, a0, 11
 840 ; RV64ZBS-NEXT:    ret
 841   %xor = xor i32 %a, 2048
 842   ret i32 %xor
 843 }
 844
 845 define signext i32 @binvi_i32_30(i32 signext %a) nounwind {
 846 ; RV64I-LABEL: binvi_i32_30:
 847 ; RV64I:       # %bb.0:
 848 ; RV64I-NEXT:    lui a1, 262144
 849 ; RV64I-NEXT:    xor a0, a0, a1
 850 ; RV64I-NEXT:    ret
 851 ;
 852 ; RV64ZBS-LABEL: binvi_i32_30:
 853 ; RV64ZBS:       # %bb.0:
 854 ; RV64ZBS-NEXT:    binvi a0, a0, 30
 855 ; RV64ZBS-NEXT:    ret
 856   %xor = xor i32 %a, 1073741824
 857   ret i32 %xor
 858 }
 859
 860 define signext i32 @binvi_i32_31(i32 signext %a) nounwind {
 861 ; RV64I-LABEL: binvi_i32_31:
 862 ; RV64I:       # %bb.0:
 863 ; RV64I-NEXT:    lui a1, 524288
 864 ; RV64I-NEXT:    xor a0, a0, a1
 865 ; RV64I-NEXT:    ret
 866 ;
 867 ; RV64ZBS-LABEL: binvi_i32_31:
 868 ; RV64ZBS:       # %bb.0:
 869 ; RV64ZBS-NEXT:    binvi a0, a0, 31
 870 ; RV64ZBS-NEXT:    sext.w a0, a0
 871 ; RV64ZBS-NEXT:    ret
 872   %xor = xor i32 %a, 2147483648
 873   ret i32 %xor
 874 }
 875
 876 define i64 @binvi_i64_10(i64 %a) nounwind {
 877 ; CHECK-LABEL: binvi_i64_10:
 878 ; CHECK:       # %bb.0:
 879 ; CHECK-NEXT:    xori a0, a0, 1024
 880 ; CHECK-NEXT:    ret
 881   %xor = xor i64 %a, 1024
 882   ret i64 %xor
 883 }
 884
 885 define i64 @binvi_i64_11(i64 %a) nounwind {
 886 ; RV64I-LABEL: binvi_i64_11:
 887 ; RV64I:       # %bb.0:
 888 ; RV64I-NEXT:    li a1, 1
 889 ; RV64I-NEXT:    slli a1, a1, 11
 890 ; RV64I-NEXT:    xor a0, a0, a1
 891 ; RV64I-NEXT:    ret
 892 ;
 893 ; RV64ZBS-LABEL: binvi_i64_11:
 894 ; RV64ZBS:       # %bb.0:
 895 ; RV64ZBS-NEXT:    binvi a0, a0, 11
 896 ; RV64ZBS-NEXT:    ret
 897   %xor = xor i64 %a, 2048
 898   ret i64 %xor
 899 }
 900
 901 define i64 @binvi_i64_30(i64 %a) nounwind {
 902 ; RV64I-LABEL: binvi_i64_30:
 903 ; RV64I:       # %bb.0:
 904 ; RV64I-NEXT:    lui a1, 262144
 905 ; RV64I-NEXT:    xor a0, a0, a1
 906 ; RV64I-NEXT:    ret
 907 ;
 908 ; RV64ZBS-LABEL: binvi_i64_30:
 909 ; RV64ZBS:       # %bb.0:
 910 ; RV64ZBS-NEXT:    binvi a0, a0, 30
 911 ; RV64ZBS-NEXT:    ret
 912   %xor = xor i64 %a, 1073741824
 913   ret i64 %xor
 914 }
 915
 916 define i64 @binvi_i64_31(i64 %a) nounwind {
 917 ; RV64I-LABEL: binvi_i64_31:
 918 ; RV64I:       # %bb.0:
 919 ; RV64I-NEXT:    li a1, 1
 920 ; RV64I-NEXT:    slli a1, a1, 31
 921 ; RV64I-NEXT:    xor a0, a0, a1
 922 ; RV64I-NEXT:    ret
 923 ;
 924 ; RV64ZBS-LABEL: binvi_i64_31:
 925 ; RV64ZBS:       # %bb.0:
 926 ; RV64ZBS-NEXT:    binvi a0, a0, 31
 927 ; RV64ZBS-NEXT:    ret
 928   %xor = xor i64 %a, 2147483648
 929   ret i64 %xor
 930 }
 931
 932 define i64 @binvi_i64_62(i64 %a) nounwind {
 933 ; RV64I-LABEL: binvi_i64_62:
 934 ; RV64I:       # %bb.0:
 935 ; RV64I-NEXT:    li a1, 1
 936 ; RV64I-NEXT:    slli a1, a1, 62
 937 ; RV64I-NEXT:    xor a0, a0, a1
 938 ; RV64I-NEXT:    ret
 939 ;
 940 ; RV64ZBS-LABEL: binvi_i64_62:
 941 ; RV64ZBS:       # %bb.0:
 942 ; RV64ZBS-NEXT:    binvi a0, a0, 62
 943 ; RV64ZBS-NEXT:    ret
 944   %xor = xor i64 %a, 4611686018427387904
 945   ret i64 %xor
 946 }
 947
 948 define i64 @binvi_i64_63(i64 %a) nounwind {
 949 ; RV64I-LABEL: binvi_i64_63:
 950 ; RV64I:       # %bb.0:
 951 ; RV64I-NEXT:    li a1, -1
 952 ; RV64I-NEXT:    slli a1, a1, 63
 953 ; RV64I-NEXT:    xor a0, a0, a1
 954 ; RV64I-NEXT:    ret
 955 ;
 956 ; RV64ZBS-LABEL: binvi_i64_63:
 957 ; RV64ZBS:       # %bb.0:
 958 ; RV64ZBS-NEXT:    binvi a0, a0, 63
 959 ; RV64ZBS-NEXT:    ret
 960   %xor = xor i64 %a, 9223372036854775808
 961   ret i64 %xor
 962 }
 963
 964 define i64 @xor_i64_large(i64 %a) nounwind {
 965 ; RV64I-LABEL: xor_i64_large:
 966 ; RV64I:       # %bb.0:
 967 ; RV64I-NEXT:    li a1, 1
 968 ; RV64I-NEXT:    slli a1, a1, 32
 969 ; RV64I-NEXT:    addi a1, a1, 1
 970 ; RV64I-NEXT:    xor a0, a0, a1
 971 ; RV64I-NEXT:    ret
 972 ;
 973 ; RV64ZBS-LABEL: xor_i64_large:
 974 ; RV64ZBS:       # %bb.0:
 975 ; RV64ZBS-NEXT:    binvi a0, a0, 0
 976 ; RV64ZBS-NEXT:    binvi a0, a0, 32
 977 ; RV64ZBS-NEXT:    ret
 978   %xor = xor i64 %a, 4294967297
 979   ret i64 %xor
 980 }
 981
 982 define i64 @xor_i64_4099(i64 %a) nounwind {
 983 ; RV64I-LABEL: xor_i64_4099:
 984 ; RV64I:       # %bb.0:
 985 ; RV64I-NEXT:    lui a1, 1
 986 ; RV64I-NEXT:    addiw a1, a1, 3
 987 ; RV64I-NEXT:    xor a0, a0, a1
 988 ; RV64I-NEXT:    ret
 989 ;
 990 ; RV64ZBS-LABEL: xor_i64_4099:
 991 ; RV64ZBS:       # %bb.0:
 992 ; RV64ZBS-NEXT:    xori a0, a0, 3
 993 ; RV64ZBS-NEXT:    binvi a0, a0, 12
 994 ; RV64ZBS-NEXT:    ret
 995   %xor = xor i64 %a, 4099
 996   ret i64 %xor
 997 }
 998
 999 define i64 @xor_i64_96(i64 %a) nounwind {
1000 ; CHECK-LABEL: xor_i64_96:
1001 ; CHECK:       # %bb.0:
1002 ; CHECK-NEXT:    xori a0, a0, 96
1003 ; CHECK-NEXT:    ret
1004   %xor = xor i64 %a, 96
1005   ret i64 %xor
1006 }
1007
1008 define i64 @or_i64_large(i64 %a) nounwind {
1009 ; RV64I-LABEL: or_i64_large:
1010 ; RV64I:       # %bb.0:
1011 ; RV64I-NEXT:    li a1, 1
1012 ; RV64I-NEXT:    slli a1, a1, 32
1013 ; RV64I-NEXT:    addi a1, a1, 1
1014 ; RV64I-NEXT:    or a0, a0, a1
1015 ; RV64I-NEXT:    ret
1016 ;
1017 ; RV64ZBS-LABEL: or_i64_large:
1018 ; RV64ZBS:       # %bb.0:
1019 ; RV64ZBS-NEXT:    bseti a0, a0, 0
1020 ; RV64ZBS-NEXT:    bseti a0, a0, 32
1021 ; RV64ZBS-NEXT:    ret
1022   %or = or i64 %a, 4294967297
1023   ret i64 %or
1024 }
1025
1026 define i64 @xor_i64_66901(i64 %a) nounwind {
1027 ; RV64I-LABEL: xor_i64_66901:
1028 ; RV64I:       # %bb.0:
1029 ; RV64I-NEXT:    lui a1, 16
1030 ; RV64I-NEXT:    addiw a1, a1, 1365
1031 ; RV64I-NEXT:    xor a0, a0, a1
1032 ; RV64I-NEXT:    ret
1033 ;
1034 ; RV64ZBS-LABEL: xor_i64_66901:
1035 ; RV64ZBS:       # %bb.0:
1036 ; RV64ZBS-NEXT:    xori a0, a0, 1365
1037 ; RV64ZBS-NEXT:    binvi a0, a0, 16
1038 ; RV64ZBS-NEXT:    ret
1039   %xor = xor i64 %a, 66901
1040   ret i64 %xor
1041 }
1042
1043 define i64 @or_i64_4099(i64 %a) nounwind {
1044 ; RV64I-LABEL: or_i64_4099:
1045 ; RV64I:       # %bb.0:
1046 ; RV64I-NEXT:    lui a1, 1
1047 ; RV64I-NEXT:    addiw a1, a1, 3
1048 ; RV64I-NEXT:    or a0, a0, a1
1049 ; RV64I-NEXT:    ret
1050 ;
1051 ; RV64ZBS-LABEL: or_i64_4099:
1052 ; RV64ZBS:       # %bb.0:
1053 ; RV64ZBS-NEXT:    ori a0, a0, 3
1054 ; RV64ZBS-NEXT:    bseti a0, a0, 12
1055 ; RV64ZBS-NEXT:    ret
1056   %or = or i64 %a, 4099
1057   ret i64 %or
1058 }
1059
1060 define i64 @or_i64_96(i64 %a) nounwind {
1061 ; CHECK-LABEL: or_i64_96:
1062 ; CHECK:       # %bb.0:
1063 ; CHECK-NEXT:    ori a0, a0, 96
1064 ; CHECK-NEXT:    ret
1065   %or = or i64 %a, 96
1066   ret i64 %or
1067 }
1068
1069 define i64 @or_i64_66901(i64 %a) nounwind {
1070 ; RV64I-LABEL: or_i64_66901:
1071 ; RV64I:       # %bb.0:
1072 ; RV64I-NEXT:    lui a1, 16
1073 ; RV64I-NEXT:    addiw a1, a1, 1365
1074 ; RV64I-NEXT:    or a0, a0, a1
1075 ; RV64I-NEXT:    ret
1076 ;
1077 ; RV64ZBS-LABEL: or_i64_66901:
1078 ; RV64ZBS:       # %bb.0:
1079 ; RV64ZBS-NEXT:    ori a0, a0, 1365
1080 ; RV64ZBS-NEXT:    bseti a0, a0, 16
1081 ; RV64ZBS-NEXT:    ret
1082   %or = or i64 %a, 66901
1083   ret i64 %or
1084 }
1085
1086 define signext i32 @bset_trailing_ones_i32_mask(i32 signext %a) nounwind {
1087 ; RV64I-LABEL: bset_trailing_ones_i32_mask:
1088 ; RV64I:       # %bb.0:
1089 ; RV64I-NEXT:    li a1, -1
1090 ; RV64I-NEXT:    sllw a0, a1, a0
1091 ; RV64I-NEXT:    not a0, a0
1092 ; RV64I-NEXT:    ret
1093 ;
1094 ; RV64ZBS-LABEL: bset_trailing_ones_i32_mask:
1095 ; RV64ZBS:       # %bb.0:
1096 ; RV64ZBS-NEXT:    andi a0, a0, 31
1097 ; RV64ZBS-NEXT:    bset a0, zero, a0
1098 ; RV64ZBS-NEXT:    addiw a0, a0, -1
1099 ; RV64ZBS-NEXT:    ret
1100   %and = and i32 %a, 31
1101   %shift = shl nsw i32 -1, %and
1102   %not = xor i32 %shift, -1
1103   ret i32 %not
1104 }
1105
1106 define signext i32 @bset_trailing_ones_i32_no_mask(i32 signext %a) nounwind {
1107 ; RV64I-LABEL: bset_trailing_ones_i32_no_mask:
1108 ; RV64I:       # %bb.0:
1109 ; RV64I-NEXT:    li a1, -1
1110 ; RV64I-NEXT:    sllw a0, a1, a0
1111 ; RV64I-NEXT:    not a0, a0
1112 ; RV64I-NEXT:    ret
1113 ;
1114 ; RV64ZBS-LABEL: bset_trailing_ones_i32_no_mask:
1115 ; RV64ZBS:       # %bb.0:
1116 ; RV64ZBS-NEXT:    bset a0, zero, a0
1117 ; RV64ZBS-NEXT:    addiw a0, a0, -1
1118 ; RV64ZBS-NEXT:    ret
1119   %shift = shl nsw i32 -1, %a
1120   %not = xor i32 %shift, -1
1121   ret i32 %not
1122 }
1123
1124 define signext i64 @bset_trailing_ones_i64_mask(i64 signext %a) nounwind {
1125 ; RV64I-LABEL: bset_trailing_ones_i64_mask:
1126 ; RV64I:       # %bb.0:
1127 ; RV64I-NEXT:    li a1, -1
1128 ; RV64I-NEXT:    sll a0, a1, a0
1129 ; RV64I-NEXT:    not a0, a0
1130 ; RV64I-NEXT:    ret
1131 ;
1132 ; RV64ZBS-LABEL: bset_trailing_ones_i64_mask:
1133 ; RV64ZBS:       # %bb.0:
1134 ; RV64ZBS-NEXT:    bset a0, zero, a0
1135 ; RV64ZBS-NEXT:    addi a0, a0, -1
1136 ; RV64ZBS-NEXT:    ret
1137   %and = and i64 %a, 63
1138   %shift = shl nsw i64 -1, %and
1139   %not = xor i64 %shift, -1
1140   ret i64 %not
1141 }
1142
1143 define signext i64 @bset_trailing_ones_i64_no_mask(i64 signext %a) nounwind {
1144 ; RV64I-LABEL: bset_trailing_ones_i64_no_mask:
1145 ; RV64I:       # %bb.0:
1146 ; RV64I-NEXT:    li a1, -1
1147 ; RV64I-NEXT:    sll a0, a1, a0
1148 ; RV64I-NEXT:    not a0, a0
1149 ; RV64I-NEXT:    ret
1150 ;
1151 ; RV64ZBS-LABEL: bset_trailing_ones_i64_no_mask:
1152 ; RV64ZBS:       # %bb.0:
1153 ; RV64ZBS-NEXT:    bset a0, zero, a0
1154 ; RV64ZBS-NEXT:    addi a0, a0, -1
1155 ; RV64ZBS-NEXT:    ret
1156   %shift = shl nsw i64 -1, %a
1157   %not = xor i64 %shift, -1
1158   ret i64 %not
1159 }