llvm/test/CodeGen/RISCV/rv64d-double-convert.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -mattr=+d -verify-machineinstrs < %s \
   3 ; RUN:   -target-abi=lp64d | FileCheck %s -check-prefix=RV64ID
   4
   5 ; This file exhaustively checks double<->i32 conversions. In general,
   6 ; fcvt.l[u].d can be selected instead of fcvt.w[u].d because poison is
   7 ; generated for an fpto[s|u]i conversion if the result doesn't fit in the
   8 ; target type.
   9
  10 define i32 @aext_fptosi(double %a) nounwind {
  11 ; RV64ID-LABEL: aext_fptosi:
  12 ; RV64ID:       # %bb.0:
  13 ; RV64ID-NEXT:    fcvt.w.d a0, fa0, rtz
  14 ; RV64ID-NEXT:    ret
  15   %1 = fptosi double %a to i32
  16   ret i32 %1
  17 }
  18
  19 define signext i32 @sext_fptosi(double %a) nounwind {
  20 ; RV64ID-LABEL: sext_fptosi:
  21 ; RV64ID:       # %bb.0:
  22 ; RV64ID-NEXT:    fcvt.w.d a0, fa0, rtz
  23 ; RV64ID-NEXT:    ret
  24   %1 = fptosi double %a to i32
  25   ret i32 %1
  26 }
  27
  28 define zeroext i32 @zext_fptosi(double %a) nounwind {
  29 ; RV64ID-LABEL: zext_fptosi:
  30 ; RV64ID:       # %bb.0:
  31 ; RV64ID-NEXT:    fcvt.w.d a0, fa0, rtz
  32 ; RV64ID-NEXT:    slli a0, a0, 32
  33 ; RV64ID-NEXT:    srli a0, a0, 32
  34 ; RV64ID-NEXT:    ret
  35   %1 = fptosi double %a to i32
  36   ret i32 %1
  37 }
  38
  39 define i32 @aext_fptoui(double %a) nounwind {
  40 ; RV64ID-LABEL: aext_fptoui:
  41 ; RV64ID:       # %bb.0:
  42 ; RV64ID-NEXT:    fcvt.wu.d a0, fa0, rtz
  43 ; RV64ID-NEXT:    ret
  44   %1 = fptoui double %a to i32
  45   ret i32 %1
  46 }
  47
  48 define signext i32 @sext_fptoui(double %a) nounwind {
  49 ; RV64ID-LABEL: sext_fptoui:
  50 ; RV64ID:       # %bb.0:
  51 ; RV64ID-NEXT:    fcvt.wu.d a0, fa0, rtz
  52 ; RV64ID-NEXT:    ret
  53   %1 = fptoui double %a to i32
  54   ret i32 %1
  55 }
  56
  57 define zeroext i32 @zext_fptoui(double %a) nounwind {
  58 ; RV64ID-LABEL: zext_fptoui:
  59 ; RV64ID:       # %bb.0:
  60 ; RV64ID-NEXT:    fcvt.lu.d a0, fa0, rtz
  61 ; RV64ID-NEXT:    ret
  62   %1 = fptoui double %a to i32
  63   ret i32 %1
  64 }
  65
  66 define double @uitofp_aext_i32_to_f64(i32 %a) nounwind {
  67 ; RV64ID-LABEL: uitofp_aext_i32_to_f64:
  68 ; RV64ID:       # %bb.0:
  69 ; RV64ID-NEXT:    fcvt.d.wu fa0, a0
  70 ; RV64ID-NEXT:    ret
  71   %1 = uitofp i32 %a to double
  72   ret double %1
  73 }
  74
  75 define double @uitofp_sext_i32_to_f64(i32 signext %a) nounwind {
  76 ; RV64ID-LABEL: uitofp_sext_i32_to_f64:
  77 ; RV64ID:       # %bb.0:
  78 ; RV64ID-NEXT:    fcvt.d.wu fa0, a0
  79 ; RV64ID-NEXT:    ret
  80   %1 = uitofp i32 %a to double
  81   ret double %1
  82 }
  83
  84 define double @uitofp_zext_i32_to_f64(i32 zeroext %a) nounwind {
  85 ; RV64ID-LABEL: uitofp_zext_i32_to_f64:
  86 ; RV64ID:       # %bb.0:
  87 ; RV64ID-NEXT:    fcvt.d.wu fa0, a0
  88 ; RV64ID-NEXT:    ret
  89   %1 = uitofp i32 %a to double
  90   ret double %1
  91 }
  92
  93 define double @sitofp_aext_i32_to_f64(i32 %a) nounwind {
  94 ; RV64ID-LABEL: sitofp_aext_i32_to_f64:
  95 ; RV64ID:       # %bb.0:
  96 ; RV64ID-NEXT:    fcvt.d.w fa0, a0
  97 ; RV64ID-NEXT:    ret
  98   %1 = sitofp i32 %a to double
  99   ret double %1
 100 }
 101
 102 define double @sitofp_sext_i32_to_f64(i32 signext %a) nounwind {
 103 ; RV64ID-LABEL: sitofp_sext_i32_to_f64:
 104 ; RV64ID:       # %bb.0:
 105 ; RV64ID-NEXT:    fcvt.d.w fa0, a0
 106 ; RV64ID-NEXT:    ret
 107   %1 = sitofp i32 %a to double
 108   ret double %1
 109 }
 110
 111 define double @sitofp_zext_i32_to_f64(i32 zeroext %a) nounwind {
 112 ; RV64ID-LABEL: sitofp_zext_i32_to_f64:
 113 ; RV64ID:       # %bb.0:
 114 ; RV64ID-NEXT:    fcvt.d.w fa0, a0
 115 ; RV64ID-NEXT:    ret
 116   %1 = sitofp i32 %a to double
 117   ret double %1
 118 }