llvm/test/CodeGen/RISCV/rvv/combine-vmv.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs | FileCheck %s
   3 ; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs | FileCheck %s
   4
   5 declare <vscale x 4 x i32> @llvm.riscv.vmv.v.v.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>, iXLen)
   6
   7 declare <vscale x 4 x i32> @llvm.riscv.vadd.nxv4i32.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>, <vscale x 4 x i32>, iXLen)
   8
   9 define <vscale x 4 x i32> @vadd(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b, iXLen %vl1, iXLen %vl2) {
  10 ; CHECK-LABEL: vadd:
  11 ; CHECK:       # %bb.0:
  12 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
  13 ; CHECK-NEXT:    vadd.vv v10, v10, v12
  14 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, tu, ma
  15 ; CHECK-NEXT:    vmv.v.v v8, v10
  16 ; CHECK-NEXT:    ret
  17   %v = call <vscale x 4 x i32> @llvm.riscv.vadd.nxv4i32.nxv4i32(<vscale x 4 x i32> poison, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b, iXLen %vl1)
  18   %w = call <vscale x 4 x i32> @llvm.riscv.vmv.v.v.nxv4i32(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %v, iXLen %vl2)
  19   ret <vscale x 4 x i32> %w
  20 }
  21
  22 define <vscale x 4 x i32> @vadd_undef(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b, iXLen %vl1, iXLen %vl2) {
  23 ; CHECK-LABEL: vadd_undef:
  24 ; CHECK:       # %bb.0:
  25 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
  26 ; CHECK-NEXT:    vadd.vv v8, v8, v10
  27 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
  28 ; CHECK-NEXT:    vmv.v.v v8, v8
  29 ; CHECK-NEXT:    ret
  30   %v = call <vscale x 4 x i32> @llvm.riscv.vadd.nxv4i32.nxv4i32(<vscale x 4 x i32> poison, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b, iXLen %vl1)
  31   %w = call <vscale x 4 x i32> @llvm.riscv.vmv.v.v.nxv4i32(<vscale x 4 x i32> poison, <vscale x 4 x i32> %v, iXLen %vl2)
  32   ret <vscale x 4 x i32> %w
  33 }
  34
  35 ; TODO: Is this correct if there's already a passthru in the src?
  36 define <vscale x 4 x i32> @vadd_same_passthru(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b, iXLen %vl1, iXLen %vl2) {
  37 ; CHECK-LABEL: vadd_same_passthru:
  38 ; CHECK:       # %bb.0:
  39 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
  40 ; CHECK-NEXT:    vmv2r.v v14, v8
  41 ; CHECK-NEXT:    vadd.vv v14, v10, v12
  42 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, tu, ma
  43 ; CHECK-NEXT:    vmv.v.v v8, v14
  44 ; CHECK-NEXT:    ret
  45   %v = call <vscale x 4 x i32> @llvm.riscv.vadd.nxv4i32.nxv4i32(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b, iXLen %vl1)
  46   %w = call <vscale x 4 x i32> @llvm.riscv.vmv.v.v.nxv4i32(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %v, iXLen %vl2)
  47   ret <vscale x 4 x i32> %w
  48 }
  49
  50 declare <vscale x 4 x i32> @llvm.riscv.vadd.mask.nxv4i32.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>, <vscale x 4 x i32>, <vscale x 4 x i1>, iXLen, iXLen)
  51
  52 define <vscale x 4 x i32> @vadd_mask_ma(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b, <vscale x 4 x i1> %mask, iXLen %vl1, iXLen %vl2) {
  53 ; CHECK-LABEL: vadd_mask_ma:
  54 ; CHECK:       # %bb.0:
  55 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
  56 ; CHECK-NEXT:    vadd.vv v10, v10, v12, v0.t
  57 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, tu, ma
  58 ; CHECK-NEXT:    vmv.v.v v8, v10
  59 ; CHECK-NEXT:    ret
  60   %v = call <vscale x 4 x i32> @llvm.riscv.vadd.mask.nxv4i32.nxv4i32(<vscale x 4 x i32> poison, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b, <vscale x 4 x i1> %mask, iXLen %vl1, iXLen 2)
  61   %w = call <vscale x 4 x i32> @llvm.riscv.vmv.v.v.nxv4i32(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %v, iXLen %vl2)
  62   ret <vscale x 4 x i32> %w
  63 }
  64
  65 define <vscale x 4 x i32> @vadd_mask_mu(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b, <vscale x 4 x i1> %mask, iXLen %vl1, iXLen %vl2) {
  66 ; CHECK-LABEL: vadd_mask_mu:
  67 ; CHECK:       # %bb.0:
  68 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
  69 ; CHECK-NEXT:    vadd.vv v10, v10, v12, v0.t
  70 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, tu, ma
  71 ; CHECK-NEXT:    vmv.v.v v8, v10
  72 ; CHECK-NEXT:    ret
  73   %v = call <vscale x 4 x i32> @llvm.riscv.vadd.mask.nxv4i32.nxv4i32(<vscale x 4 x i32> poison, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b, <vscale x 4 x i1> %mask, iXLen %vl1, iXLen 0)
  74   %w = call <vscale x 4 x i32> @llvm.riscv.vmv.v.v.nxv4i32(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %v, iXLen %vl2)
  75   ret <vscale x 4 x i32> %w
  76 }
  77
  78 declare <vscale x 4 x i32> @llvm.riscv.vle.nxv4i32(<vscale x 4 x i32>, ptr, iXLen)
  79
  80 define <vscale x 4 x i32> @foldable_load(<vscale x 4 x i32> %passthru, ptr %p) {
  81 ; CHECK-LABEL: foldable_load:
  82 ; CHECK:       # %bb.0:
  83 ; CHECK-NEXT:    vsetivli zero, 2, e32, m2, tu, ma
  84 ; CHECK-NEXT:    vle32.v v8, (a0)
  85 ; CHECK-NEXT:    ret
  86   %v = call <vscale x 4 x i32> @llvm.riscv.vle.nxv4i32(<vscale x 4 x i32> poison, ptr %p, iXLen 4)
  87   %w = call <vscale x 4 x i32> @llvm.riscv.vmv.v.v.nxv4i32(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %v, iXLen 2)
  88   ret <vscale x 4 x i32> %w
  89 }
  90
  91 ; Can't fold this as the VLs aren't constant.
  92 define <vscale x 4 x i32> @unfoldable_load(<vscale x 4 x i32> %passthru, ptr %p, iXLen %vl1, iXLen %vl2) {
  93 ; CHECK-LABEL: unfoldable_load:
  94 ; CHECK:       # %bb.0:
  95 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
  96 ; CHECK-NEXT:    vle32.v v10, (a0)
  97 ; CHECK-NEXT:    vsetvli zero, a2, e32, m2, tu, ma
  98 ; CHECK-NEXT:    vmv.v.v v8, v10
  99 ; CHECK-NEXT:    ret
 100   %v = call <vscale x 4 x i32> @llvm.riscv.vle.nxv4i32(<vscale x 4 x i32> poison, ptr %p, iXLen %vl1)
 101   %w = call <vscale x 4 x i32> @llvm.riscv.vmv.v.v.nxv4i32(<vscale x 4 x i32> %passthru, <vscale x 4 x i32> %v, iXLen %vl2)
 102   ret <vscale x 4 x i32> %w
 103 }
 104
 105 declare <vscale x 4 x float> @llvm.riscv.vmv.v.v.nxv4f32(<vscale x 4 x float>, <vscale x 4 x float>, iXLen)
 106
 107 declare <vscale x 4 x float> @llvm.riscv.vfadd.nxv4f32.nxv4f32(<vscale x 4 x float>, <vscale x 4 x float>, <vscale x 4 x float>, iXLen, iXLen)
 108
 109 define <vscale x 4 x float> @vfadd(<vscale x 4 x float> %passthru, <vscale x 4 x float> %a, <vscale x 4 x float> %b, iXLen %vl1, iXLen %vl2) {
 110 ; CHECK-LABEL: vfadd:
 111 ; CHECK:       # %bb.0:
 112 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
 113 ; CHECK-NEXT:    vfadd.vv v10, v10, v12
 114 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, tu, ma
 115 ; CHECK-NEXT:    vmv.v.v v8, v10
 116 ; CHECK-NEXT:    ret
 117   %v = call <vscale x 4 x float> @llvm.riscv.vfadd.nxv4f32.nxv4f32(<vscale x 4 x float> poison, <vscale x 4 x float> %a, <vscale x 4 x float> %b, iXLen 7, iXLen %vl1)
 118   %w = call <vscale x 4 x float> @llvm.riscv.vmv.v.v.nxv4f32(<vscale x 4 x float> %passthru, <vscale x 4 x float> %v, iXLen %vl2)
 119   ret <vscale x 4 x float> %w
 120 }