llvm/test/CodeGen/RISCV/rvv/fixed-vectors-interleaved-access-zve32x.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=riscv64 -mattr=+m,+zve32x,+zvl1024b -O2 | FileCheck %s -check-prefix=ZVE32X
   3 ; RUN: llc < %s -mtriple=riscv64 -mattr=+m,+zve64x,+zvl1024b -O2 | FileCheck %s -check-prefix=ZVE64X
   4
   5 ; TODO: Currently we don't lower interleaved accesses of ptr types if XLEN isn't
   6 ; a supported SEW. We should improve this with a wide load and a set of shuffles.
   7 define <4 x i1> @load_large_vector(ptr %p) {
   8 ; ZVE32X-LABEL: load_large_vector:
   9 ; ZVE32X:       # %bb.0:
  10 ; ZVE32X-NEXT:    ld a1, 80(a0)
  11 ; ZVE32X-NEXT:    ld a2, 72(a0)
  12 ; ZVE32X-NEXT:    ld a3, 56(a0)
  13 ; ZVE32X-NEXT:    ld a4, 32(a0)
  14 ; ZVE32X-NEXT:    ld a5, 24(a0)
  15 ; ZVE32X-NEXT:    ld a6, 48(a0)
  16 ; ZVE32X-NEXT:    ld a7, 8(a0)
  17 ; ZVE32X-NEXT:    ld a0, 0(a0)
  18 ; ZVE32X-NEXT:    xor a4, a5, a4
  19 ; ZVE32X-NEXT:    snez a4, a4
  20 ; ZVE32X-NEXT:    vsetivli zero, 1, e8, mf4, ta, ma
  21 ; ZVE32X-NEXT:    vmv.s.x v8, a4
  22 ; ZVE32X-NEXT:    vand.vi v8, v8, 1
  23 ; ZVE32X-NEXT:    vmsne.vi v0, v8, 0
  24 ; ZVE32X-NEXT:    vmv.s.x v8, zero
  25 ; ZVE32X-NEXT:    vmerge.vim v9, v8, 1, v0
  26 ; ZVE32X-NEXT:    xor a0, a0, a7
  27 ; ZVE32X-NEXT:    snez a0, a0
  28 ; ZVE32X-NEXT:    vmv.s.x v10, a0
  29 ; ZVE32X-NEXT:    vand.vi v10, v10, 1
  30 ; ZVE32X-NEXT:    vmsne.vi v0, v10, 0
  31 ; ZVE32X-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  32 ; ZVE32X-NEXT:    vmv.v.i v10, 0
  33 ; ZVE32X-NEXT:    vmerge.vim v11, v10, 1, v0
  34 ; ZVE32X-NEXT:    vsetivli zero, 2, e8, mf4, tu, ma
  35 ; ZVE32X-NEXT:    vslideup.vi v11, v9, 1
  36 ; ZVE32X-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  37 ; ZVE32X-NEXT:    vmsne.vi v0, v11, 0
  38 ; ZVE32X-NEXT:    vmerge.vim v9, v10, 1, v0
  39 ; ZVE32X-NEXT:    xor a0, a6, a3
  40 ; ZVE32X-NEXT:    snez a0, a0
  41 ; ZVE32X-NEXT:    vmv.s.x v11, a0
  42 ; ZVE32X-NEXT:    vsetivli zero, 1, e8, mf4, ta, ma
  43 ; ZVE32X-NEXT:    vand.vi v11, v11, 1
  44 ; ZVE32X-NEXT:    vmsne.vi v0, v11, 0
  45 ; ZVE32X-NEXT:    vmerge.vim v11, v8, 1, v0
  46 ; ZVE32X-NEXT:    vsetivli zero, 3, e8, mf4, tu, ma
  47 ; ZVE32X-NEXT:    vslideup.vi v9, v11, 2
  48 ; ZVE32X-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  49 ; ZVE32X-NEXT:    vmsne.vi v0, v9, 0
  50 ; ZVE32X-NEXT:    vmerge.vim v9, v10, 1, v0
  51 ; ZVE32X-NEXT:    xor a1, a2, a1
  52 ; ZVE32X-NEXT:    snez a0, a1
  53 ; ZVE32X-NEXT:    vmv.s.x v10, a0
  54 ; ZVE32X-NEXT:    vsetivli zero, 1, e8, mf4, ta, ma
  55 ; ZVE32X-NEXT:    vand.vi v10, v10, 1
  56 ; ZVE32X-NEXT:    vmsne.vi v0, v10, 0
  57 ; ZVE32X-NEXT:    vmerge.vim v8, v8, 1, v0
  58 ; ZVE32X-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  59 ; ZVE32X-NEXT:    vslideup.vi v9, v8, 3
  60 ; ZVE32X-NEXT:    vmsne.vi v0, v9, 0
  61 ; ZVE32X-NEXT:    ret
  62 ;
  63 ; ZVE64X-LABEL: load_large_vector:
  64 ; ZVE64X:       # %bb.0:
  65 ; ZVE64X-NEXT:    vsetivli zero, 4, e64, m1, ta, ma
  66 ; ZVE64X-NEXT:    vlseg3e64.v v8, (a0)
  67 ; ZVE64X-NEXT:    vmsne.vv v0, v8, v9
  68 ; ZVE64X-NEXT:    ret
  69   %l = load <12 x ptr>, ptr %p
  70   %s1 = shufflevector <12 x ptr> %l, <12 x ptr> poison, <4 x i32> <i32 0, i32 3, i32 6, i32 9>
  71   %s2 = shufflevector <12 x ptr> %l, <12 x ptr> poison, <4 x i32> <i32 1, i32 4, i32 7, i32 10>
  72   %ret = icmp ne <4 x ptr> %s1, %s2
  73   ret <4 x i1> %ret
  74 }