llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsadd.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV32
   4 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV64
   6
   7 declare <2 x i8> @llvm.sadd.sat.v2i8(<2 x i8>, <2 x i8>)
   8
   9 define <2 x i8> @sadd_v2i8_vv(<2 x i8> %va, <2 x i8> %b) {
  10 ; CHECK-LABEL: sadd_v2i8_vv:
  11 ; CHECK:       # %bb.0:
  12 ; CHECK-NEXT:    vsetivli zero, 2, e8, mf8, ta, ma
  13 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
  14 ; CHECK-NEXT:    ret
  15   %v = call <2 x i8> @llvm.sadd.sat.v2i8(<2 x i8> %va, <2 x i8> %b)
  16   ret <2 x i8> %v
  17 }
  18
  19 define <2 x i8> @sadd_v2i8_vx(<2 x i8> %va, i8 %b) {
  20 ; CHECK-LABEL: sadd_v2i8_vx:
  21 ; CHECK:       # %bb.0:
  22 ; CHECK-NEXT:    vsetivli zero, 2, e8, mf8, ta, ma
  23 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
  24 ; CHECK-NEXT:    ret
  25   %elt.head = insertelement <2 x i8> poison, i8 %b, i32 0
  26   %vb = shufflevector <2 x i8> %elt.head, <2 x i8> poison, <2 x i32> zeroinitializer
  27   %v = call <2 x i8> @llvm.sadd.sat.v2i8(<2 x i8> %va, <2 x i8> %vb)
  28   ret <2 x i8> %v
  29 }
  30
  31 define <2 x i8> @sadd_v2i8_vi(<2 x i8> %va) {
  32 ; CHECK-LABEL: sadd_v2i8_vi:
  33 ; CHECK:       # %bb.0:
  34 ; CHECK-NEXT:    vsetivli zero, 2, e8, mf8, ta, ma
  35 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
  36 ; CHECK-NEXT:    ret
  37   %elt.head = insertelement <2 x i8> poison, i8 5, i32 0
  38   %vb = shufflevector <2 x i8> %elt.head, <2 x i8> poison, <2 x i32> zeroinitializer
  39   %v = call <2 x i8> @llvm.sadd.sat.v2i8(<2 x i8> %va, <2 x i8> %vb)
  40   ret <2 x i8> %v
  41 }
  42
  43 declare <4 x i8> @llvm.sadd.sat.v4i8(<4 x i8>, <4 x i8>)
  44
  45 define <4 x i8> @sadd_v4i8_vv(<4 x i8> %va, <4 x i8> %b) {
  46 ; CHECK-LABEL: sadd_v4i8_vv:
  47 ; CHECK:       # %bb.0:
  48 ; CHECK-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  49 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
  50 ; CHECK-NEXT:    ret
  51   %v = call <4 x i8> @llvm.sadd.sat.v4i8(<4 x i8> %va, <4 x i8> %b)
  52   ret <4 x i8> %v
  53 }
  54
  55 define <4 x i8> @sadd_v4i8_vx(<4 x i8> %va, i8 %b) {
  56 ; CHECK-LABEL: sadd_v4i8_vx:
  57 ; CHECK:       # %bb.0:
  58 ; CHECK-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  59 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
  60 ; CHECK-NEXT:    ret
  61   %elt.head = insertelement <4 x i8> poison, i8 %b, i32 0
  62   %vb = shufflevector <4 x i8> %elt.head, <4 x i8> poison, <4 x i32> zeroinitializer
  63   %v = call <4 x i8> @llvm.sadd.sat.v4i8(<4 x i8> %va, <4 x i8> %vb)
  64   ret <4 x i8> %v
  65 }
  66
  67 define <4 x i8> @sadd_v4i8_vi(<4 x i8> %va) {
  68 ; CHECK-LABEL: sadd_v4i8_vi:
  69 ; CHECK:       # %bb.0:
  70 ; CHECK-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  71 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
  72 ; CHECK-NEXT:    ret
  73   %elt.head = insertelement <4 x i8> poison, i8 5, i32 0
  74   %vb = shufflevector <4 x i8> %elt.head, <4 x i8> poison, <4 x i32> zeroinitializer
  75   %v = call <4 x i8> @llvm.sadd.sat.v4i8(<4 x i8> %va, <4 x i8> %vb)
  76   ret <4 x i8> %v
  77 }
  78
  79 declare <8 x i8> @llvm.sadd.sat.v8i8(<8 x i8>, <8 x i8>)
  80
  81 define <8 x i8> @sadd_v8i8_vv(<8 x i8> %va, <8 x i8> %b) {
  82 ; CHECK-LABEL: sadd_v8i8_vv:
  83 ; CHECK:       # %bb.0:
  84 ; CHECK-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
  85 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
  86 ; CHECK-NEXT:    ret
  87   %v = call <8 x i8> @llvm.sadd.sat.v8i8(<8 x i8> %va, <8 x i8> %b)
  88   ret <8 x i8> %v
  89 }
  90
  91 define <8 x i8> @sadd_v8i8_vx(<8 x i8> %va, i8 %b) {
  92 ; CHECK-LABEL: sadd_v8i8_vx:
  93 ; CHECK:       # %bb.0:
  94 ; CHECK-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
  95 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
  96 ; CHECK-NEXT:    ret
  97   %elt.head = insertelement <8 x i8> poison, i8 %b, i32 0
  98   %vb = shufflevector <8 x i8> %elt.head, <8 x i8> poison, <8 x i32> zeroinitializer
  99   %v = call <8 x i8> @llvm.sadd.sat.v8i8(<8 x i8> %va, <8 x i8> %vb)
 100   ret <8 x i8> %v
 101 }
 102
 103 define <8 x i8> @sadd_v8i8_vi(<8 x i8> %va) {
 104 ; CHECK-LABEL: sadd_v8i8_vi:
 105 ; CHECK:       # %bb.0:
 106 ; CHECK-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
 107 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 108 ; CHECK-NEXT:    ret
 109   %elt.head = insertelement <8 x i8> poison, i8 5, i32 0
 110   %vb = shufflevector <8 x i8> %elt.head, <8 x i8> poison, <8 x i32> zeroinitializer
 111   %v = call <8 x i8> @llvm.sadd.sat.v8i8(<8 x i8> %va, <8 x i8> %vb)
 112   ret <8 x i8> %v
 113 }
 114
 115 declare <16 x i8> @llvm.sadd.sat.v16i8(<16 x i8>, <16 x i8>)
 116
 117 define <16 x i8> @sadd_v16i8_vv(<16 x i8> %va, <16 x i8> %b) {
 118 ; CHECK-LABEL: sadd_v16i8_vv:
 119 ; CHECK:       # %bb.0:
 120 ; CHECK-NEXT:    vsetivli zero, 16, e8, m1, ta, ma
 121 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
 122 ; CHECK-NEXT:    ret
 123   %v = call <16 x i8> @llvm.sadd.sat.v16i8(<16 x i8> %va, <16 x i8> %b)
 124   ret <16 x i8> %v
 125 }
 126
 127 define <16 x i8> @sadd_v16i8_vx(<16 x i8> %va, i8 %b) {
 128 ; CHECK-LABEL: sadd_v16i8_vx:
 129 ; CHECK:       # %bb.0:
 130 ; CHECK-NEXT:    vsetivli zero, 16, e8, m1, ta, ma
 131 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 132 ; CHECK-NEXT:    ret
 133   %elt.head = insertelement <16 x i8> poison, i8 %b, i32 0
 134   %vb = shufflevector <16 x i8> %elt.head, <16 x i8> poison, <16 x i32> zeroinitializer
 135   %v = call <16 x i8> @llvm.sadd.sat.v16i8(<16 x i8> %va, <16 x i8> %vb)
 136   ret <16 x i8> %v
 137 }
 138
 139 define <16 x i8> @sadd_v16i8_vi(<16 x i8> %va) {
 140 ; CHECK-LABEL: sadd_v16i8_vi:
 141 ; CHECK:       # %bb.0:
 142 ; CHECK-NEXT:    vsetivli zero, 16, e8, m1, ta, ma
 143 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 144 ; CHECK-NEXT:    ret
 145   %elt.head = insertelement <16 x i8> poison, i8 5, i32 0
 146   %vb = shufflevector <16 x i8> %elt.head, <16 x i8> poison, <16 x i32> zeroinitializer
 147   %v = call <16 x i8> @llvm.sadd.sat.v16i8(<16 x i8> %va, <16 x i8> %vb)
 148   ret <16 x i8> %v
 149 }
 150
 151 declare <2 x i16> @llvm.sadd.sat.v2i16(<2 x i16>, <2 x i16>)
 152
 153 define <2 x i16> @sadd_v2i16_vv(<2 x i16> %va, <2 x i16> %b) {
 154 ; CHECK-LABEL: sadd_v2i16_vv:
 155 ; CHECK:       # %bb.0:
 156 ; CHECK-NEXT:    vsetivli zero, 2, e16, mf4, ta, ma
 157 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
 158 ; CHECK-NEXT:    ret
 159   %v = call <2 x i16> @llvm.sadd.sat.v2i16(<2 x i16> %va, <2 x i16> %b)
 160   ret <2 x i16> %v
 161 }
 162
 163 define <2 x i16> @sadd_v2i16_vx(<2 x i16> %va, i16 %b) {
 164 ; CHECK-LABEL: sadd_v2i16_vx:
 165 ; CHECK:       # %bb.0:
 166 ; CHECK-NEXT:    vsetivli zero, 2, e16, mf4, ta, ma
 167 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 168 ; CHECK-NEXT:    ret
 169   %elt.head = insertelement <2 x i16> poison, i16 %b, i32 0
 170   %vb = shufflevector <2 x i16> %elt.head, <2 x i16> poison, <2 x i32> zeroinitializer
 171   %v = call <2 x i16> @llvm.sadd.sat.v2i16(<2 x i16> %va, <2 x i16> %vb)
 172   ret <2 x i16> %v
 173 }
 174
 175 define <2 x i16> @sadd_v2i16_vi(<2 x i16> %va) {
 176 ; CHECK-LABEL: sadd_v2i16_vi:
 177 ; CHECK:       # %bb.0:
 178 ; CHECK-NEXT:    vsetivli zero, 2, e16, mf4, ta, ma
 179 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 180 ; CHECK-NEXT:    ret
 181   %elt.head = insertelement <2 x i16> poison, i16 5, i32 0
 182   %vb = shufflevector <2 x i16> %elt.head, <2 x i16> poison, <2 x i32> zeroinitializer
 183   %v = call <2 x i16> @llvm.sadd.sat.v2i16(<2 x i16> %va, <2 x i16> %vb)
 184   ret <2 x i16> %v
 185 }
 186
 187 declare <4 x i16> @llvm.sadd.sat.v4i16(<4 x i16>, <4 x i16>)
 188
 189 define <4 x i16> @sadd_v4i16_vv(<4 x i16> %va, <4 x i16> %b) {
 190 ; CHECK-LABEL: sadd_v4i16_vv:
 191 ; CHECK:       # %bb.0:
 192 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 193 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
 194 ; CHECK-NEXT:    ret
 195   %v = call <4 x i16> @llvm.sadd.sat.v4i16(<4 x i16> %va, <4 x i16> %b)
 196   ret <4 x i16> %v
 197 }
 198
 199 define <4 x i16> @sadd_v4i16_vx(<4 x i16> %va, i16 %b) {
 200 ; CHECK-LABEL: sadd_v4i16_vx:
 201 ; CHECK:       # %bb.0:
 202 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 203 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 204 ; CHECK-NEXT:    ret
 205   %elt.head = insertelement <4 x i16> poison, i16 %b, i32 0
 206   %vb = shufflevector <4 x i16> %elt.head, <4 x i16> poison, <4 x i32> zeroinitializer
 207   %v = call <4 x i16> @llvm.sadd.sat.v4i16(<4 x i16> %va, <4 x i16> %vb)
 208   ret <4 x i16> %v
 209 }
 210
 211 define <4 x i16> @sadd_v4i16_vi(<4 x i16> %va) {
 212 ; CHECK-LABEL: sadd_v4i16_vi:
 213 ; CHECK:       # %bb.0:
 214 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 215 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 216 ; CHECK-NEXT:    ret
 217   %elt.head = insertelement <4 x i16> poison, i16 5, i32 0
 218   %vb = shufflevector <4 x i16> %elt.head, <4 x i16> poison, <4 x i32> zeroinitializer
 219   %v = call <4 x i16> @llvm.sadd.sat.v4i16(<4 x i16> %va, <4 x i16> %vb)
 220   ret <4 x i16> %v
 221 }
 222
 223 declare <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16>, <8 x i16>)
 224
 225 define <8 x i16> @sadd_v8i16_vv(<8 x i16> %va, <8 x i16> %b) {
 226 ; CHECK-LABEL: sadd_v8i16_vv:
 227 ; CHECK:       # %bb.0:
 228 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 229 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
 230 ; CHECK-NEXT:    ret
 231   %v = call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> %va, <8 x i16> %b)
 232   ret <8 x i16> %v
 233 }
 234
 235 define <8 x i16> @sadd_v8i16_vx(<8 x i16> %va, i16 %b) {
 236 ; CHECK-LABEL: sadd_v8i16_vx:
 237 ; CHECK:       # %bb.0:
 238 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 239 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 240 ; CHECK-NEXT:    ret
 241   %elt.head = insertelement <8 x i16> poison, i16 %b, i32 0
 242   %vb = shufflevector <8 x i16> %elt.head, <8 x i16> poison, <8 x i32> zeroinitializer
 243   %v = call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> %va, <8 x i16> %vb)
 244   ret <8 x i16> %v
 245 }
 246
 247 define <8 x i16> @sadd_v8i16_vi(<8 x i16> %va) {
 248 ; CHECK-LABEL: sadd_v8i16_vi:
 249 ; CHECK:       # %bb.0:
 250 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 251 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 252 ; CHECK-NEXT:    ret
 253   %elt.head = insertelement <8 x i16> poison, i16 5, i32 0
 254   %vb = shufflevector <8 x i16> %elt.head, <8 x i16> poison, <8 x i32> zeroinitializer
 255   %v = call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> %va, <8 x i16> %vb)
 256   ret <8 x i16> %v
 257 }
 258
 259 declare <16 x i16> @llvm.sadd.sat.v16i16(<16 x i16>, <16 x i16>)
 260
 261 define <16 x i16> @sadd_v16i16_vv(<16 x i16> %va, <16 x i16> %b) {
 262 ; CHECK-LABEL: sadd_v16i16_vv:
 263 ; CHECK:       # %bb.0:
 264 ; CHECK-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 265 ; CHECK-NEXT:    vsadd.vv v8, v8, v10
 266 ; CHECK-NEXT:    ret
 267   %v = call <16 x i16> @llvm.sadd.sat.v16i16(<16 x i16> %va, <16 x i16> %b)
 268   ret <16 x i16> %v
 269 }
 270
 271 define <16 x i16> @sadd_v16i16_vx(<16 x i16> %va, i16 %b) {
 272 ; CHECK-LABEL: sadd_v16i16_vx:
 273 ; CHECK:       # %bb.0:
 274 ; CHECK-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 275 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 276 ; CHECK-NEXT:    ret
 277   %elt.head = insertelement <16 x i16> poison, i16 %b, i32 0
 278   %vb = shufflevector <16 x i16> %elt.head, <16 x i16> poison, <16 x i32> zeroinitializer
 279   %v = call <16 x i16> @llvm.sadd.sat.v16i16(<16 x i16> %va, <16 x i16> %vb)
 280   ret <16 x i16> %v
 281 }
 282
 283 define <16 x i16> @sadd_v16i16_vi(<16 x i16> %va) {
 284 ; CHECK-LABEL: sadd_v16i16_vi:
 285 ; CHECK:       # %bb.0:
 286 ; CHECK-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 287 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 288 ; CHECK-NEXT:    ret
 289   %elt.head = insertelement <16 x i16> poison, i16 5, i32 0
 290   %vb = shufflevector <16 x i16> %elt.head, <16 x i16> poison, <16 x i32> zeroinitializer
 291   %v = call <16 x i16> @llvm.sadd.sat.v16i16(<16 x i16> %va, <16 x i16> %vb)
 292   ret <16 x i16> %v
 293 }
 294
 295 declare <2 x i32> @llvm.sadd.sat.v2i32(<2 x i32>, <2 x i32>)
 296
 297 define <2 x i32> @sadd_v2i32_vv(<2 x i32> %va, <2 x i32> %b) {
 298 ; CHECK-LABEL: sadd_v2i32_vv:
 299 ; CHECK:       # %bb.0:
 300 ; CHECK-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 301 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
 302 ; CHECK-NEXT:    ret
 303   %v = call <2 x i32> @llvm.sadd.sat.v2i32(<2 x i32> %va, <2 x i32> %b)
 304   ret <2 x i32> %v
 305 }
 306
 307 define <2 x i32> @sadd_v2i32_vx(<2 x i32> %va, i32 %b) {
 308 ; CHECK-LABEL: sadd_v2i32_vx:
 309 ; CHECK:       # %bb.0:
 310 ; CHECK-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 311 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 312 ; CHECK-NEXT:    ret
 313   %elt.head = insertelement <2 x i32> poison, i32 %b, i32 0
 314   %vb = shufflevector <2 x i32> %elt.head, <2 x i32> poison, <2 x i32> zeroinitializer
 315   %v = call <2 x i32> @llvm.sadd.sat.v2i32(<2 x i32> %va, <2 x i32> %vb)
 316   ret <2 x i32> %v
 317 }
 318
 319 define <2 x i32> @sadd_v2i32_vx_commute(<2 x i32> %va, i32 %b) {
 320 ; CHECK-LABEL: sadd_v2i32_vx_commute:
 321 ; CHECK:       # %bb.0:
 322 ; CHECK-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 323 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 324 ; CHECK-NEXT:    ret
 325   %elt.head = insertelement <2 x i32> poison, i32 %b, i32 0
 326   %vb = shufflevector <2 x i32> %elt.head, <2 x i32> poison, <2 x i32> zeroinitializer
 327   %v = call <2 x i32> @llvm.sadd.sat.v2i32(<2 x i32> %vb, <2 x i32> %va)
 328   ret <2 x i32> %v
 329 }
 330
 331 define <2 x i32> @sadd_v2i32_vi(<2 x i32> %va) {
 332 ; CHECK-LABEL: sadd_v2i32_vi:
 333 ; CHECK:       # %bb.0:
 334 ; CHECK-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 335 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 336 ; CHECK-NEXT:    ret
 337   %elt.head = insertelement <2 x i32> poison, i32 5, i32 0
 338   %vb = shufflevector <2 x i32> %elt.head, <2 x i32> poison, <2 x i32> zeroinitializer
 339   %v = call <2 x i32> @llvm.sadd.sat.v2i32(<2 x i32> %va, <2 x i32> %vb)
 340   ret <2 x i32> %v
 341 }
 342
 343 declare <4 x i32> @llvm.sadd.sat.v4i32(<4 x i32>, <4 x i32>)
 344
 345 define <4 x i32> @sadd_v4i32_vv(<4 x i32> %va, <4 x i32> %b) {
 346 ; CHECK-LABEL: sadd_v4i32_vv:
 347 ; CHECK:       # %bb.0:
 348 ; CHECK-NEXT:    vsetivli zero, 4, e32, m1, ta, ma
 349 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
 350 ; CHECK-NEXT:    ret
 351   %v = call <4 x i32> @llvm.sadd.sat.v4i32(<4 x i32> %va, <4 x i32> %b)
 352   ret <4 x i32> %v
 353 }
 354
 355 define <4 x i32> @sadd_v4i32_vx(<4 x i32> %va, i32 %b) {
 356 ; CHECK-LABEL: sadd_v4i32_vx:
 357 ; CHECK:       # %bb.0:
 358 ; CHECK-NEXT:    vsetivli zero, 4, e32, m1, ta, ma
 359 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 360 ; CHECK-NEXT:    ret
 361   %elt.head = insertelement <4 x i32> poison, i32 %b, i32 0
 362   %vb = shufflevector <4 x i32> %elt.head, <4 x i32> poison, <4 x i32> zeroinitializer
 363   %v = call <4 x i32> @llvm.sadd.sat.v4i32(<4 x i32> %va, <4 x i32> %vb)
 364   ret <4 x i32> %v
 365 }
 366
 367 define <4 x i32> @sadd_v4i32_vi(<4 x i32> %va) {
 368 ; CHECK-LABEL: sadd_v4i32_vi:
 369 ; CHECK:       # %bb.0:
 370 ; CHECK-NEXT:    vsetivli zero, 4, e32, m1, ta, ma
 371 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 372 ; CHECK-NEXT:    ret
 373   %elt.head = insertelement <4 x i32> poison, i32 5, i32 0
 374   %vb = shufflevector <4 x i32> %elt.head, <4 x i32> poison, <4 x i32> zeroinitializer
 375   %v = call <4 x i32> @llvm.sadd.sat.v4i32(<4 x i32> %va, <4 x i32> %vb)
 376   ret <4 x i32> %v
 377 }
 378
 379 declare <8 x i32> @llvm.sadd.sat.v8i32(<8 x i32>, <8 x i32>)
 380
 381 define <8 x i32> @sadd_v8i32_vv(<8 x i32> %va, <8 x i32> %b) {
 382 ; CHECK-LABEL: sadd_v8i32_vv:
 383 ; CHECK:       # %bb.0:
 384 ; CHECK-NEXT:    vsetivli zero, 8, e32, m2, ta, ma
 385 ; CHECK-NEXT:    vsadd.vv v8, v8, v10
 386 ; CHECK-NEXT:    ret
 387   %v = call <8 x i32> @llvm.sadd.sat.v8i32(<8 x i32> %va, <8 x i32> %b)
 388   ret <8 x i32> %v
 389 }
 390
 391 define <8 x i32> @sadd_v8i32_vx(<8 x i32> %va, i32 %b) {
 392 ; CHECK-LABEL: sadd_v8i32_vx:
 393 ; CHECK:       # %bb.0:
 394 ; CHECK-NEXT:    vsetivli zero, 8, e32, m2, ta, ma
 395 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 396 ; CHECK-NEXT:    ret
 397   %elt.head = insertelement <8 x i32> poison, i32 %b, i32 0
 398   %vb = shufflevector <8 x i32> %elt.head, <8 x i32> poison, <8 x i32> zeroinitializer
 399   %v = call <8 x i32> @llvm.sadd.sat.v8i32(<8 x i32> %va, <8 x i32> %vb)
 400   ret <8 x i32> %v
 401 }
 402
 403 define <8 x i32> @sadd_v8i32_vi(<8 x i32> %va) {
 404 ; CHECK-LABEL: sadd_v8i32_vi:
 405 ; CHECK:       # %bb.0:
 406 ; CHECK-NEXT:    vsetivli zero, 8, e32, m2, ta, ma
 407 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 408 ; CHECK-NEXT:    ret
 409   %elt.head = insertelement <8 x i32> poison, i32 5, i32 0
 410   %vb = shufflevector <8 x i32> %elt.head, <8 x i32> poison, <8 x i32> zeroinitializer
 411   %v = call <8 x i32> @llvm.sadd.sat.v8i32(<8 x i32> %va, <8 x i32> %vb)
 412   ret <8 x i32> %v
 413 }
 414
 415 declare <16 x i32> @llvm.sadd.sat.v16i32(<16 x i32>, <16 x i32>)
 416
 417 define <16 x i32> @sadd_v16i32_vv(<16 x i32> %va, <16 x i32> %b) {
 418 ; CHECK-LABEL: sadd_v16i32_vv:
 419 ; CHECK:       # %bb.0:
 420 ; CHECK-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 421 ; CHECK-NEXT:    vsadd.vv v8, v8, v12
 422 ; CHECK-NEXT:    ret
 423   %v = call <16 x i32> @llvm.sadd.sat.v16i32(<16 x i32> %va, <16 x i32> %b)
 424   ret <16 x i32> %v
 425 }
 426
 427 define <16 x i32> @sadd_v16i32_vx(<16 x i32> %va, i32 %b) {
 428 ; CHECK-LABEL: sadd_v16i32_vx:
 429 ; CHECK:       # %bb.0:
 430 ; CHECK-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 431 ; CHECK-NEXT:    vsadd.vx v8, v8, a0
 432 ; CHECK-NEXT:    ret
 433   %elt.head = insertelement <16 x i32> poison, i32 %b, i32 0
 434   %vb = shufflevector <16 x i32> %elt.head, <16 x i32> poison, <16 x i32> zeroinitializer
 435   %v = call <16 x i32> @llvm.sadd.sat.v16i32(<16 x i32> %va, <16 x i32> %vb)
 436   ret <16 x i32> %v
 437 }
 438
 439 define <16 x i32> @sadd_v16i32_vi(<16 x i32> %va) {
 440 ; CHECK-LABEL: sadd_v16i32_vi:
 441 ; CHECK:       # %bb.0:
 442 ; CHECK-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 443 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 444 ; CHECK-NEXT:    ret
 445   %elt.head = insertelement <16 x i32> poison, i32 5, i32 0
 446   %vb = shufflevector <16 x i32> %elt.head, <16 x i32> poison, <16 x i32> zeroinitializer
 447   %v = call <16 x i32> @llvm.sadd.sat.v16i32(<16 x i32> %va, <16 x i32> %vb)
 448   ret <16 x i32> %v
 449 }
 450
 451 declare <2 x i64> @llvm.sadd.sat.v2i64(<2 x i64>, <2 x i64>)
 452
 453 define <2 x i64> @sadd_v2i64_vv(<2 x i64> %va, <2 x i64> %b) {
 454 ; CHECK-LABEL: sadd_v2i64_vv:
 455 ; CHECK:       # %bb.0:
 456 ; CHECK-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 457 ; CHECK-NEXT:    vsadd.vv v8, v8, v9
 458 ; CHECK-NEXT:    ret
 459   %v = call <2 x i64> @llvm.sadd.sat.v2i64(<2 x i64> %va, <2 x i64> %b)
 460   ret <2 x i64> %v
 461 }
 462
 463 define <2 x i64> @sadd_v2i64_vx(<2 x i64> %va, i64 %b) {
 464 ; RV32-LABEL: sadd_v2i64_vx:
 465 ; RV32:       # %bb.0:
 466 ; RV32-NEXT:    addi sp, sp, -16
 467 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 468 ; RV32-NEXT:    sw a1, 12(sp)
 469 ; RV32-NEXT:    sw a0, 8(sp)
 470 ; RV32-NEXT:    addi a0, sp, 8
 471 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 472 ; RV32-NEXT:    vlse64.v v9, (a0), zero
 473 ; RV32-NEXT:    vsadd.vv v8, v8, v9
 474 ; RV32-NEXT:    addi sp, sp, 16
 475 ; RV32-NEXT:    ret
 476 ;
 477 ; RV64-LABEL: sadd_v2i64_vx:
 478 ; RV64:       # %bb.0:
 479 ; RV64-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 480 ; RV64-NEXT:    vsadd.vx v8, v8, a0
 481 ; RV64-NEXT:    ret
 482   %elt.head = insertelement <2 x i64> poison, i64 %b, i32 0
 483   %vb = shufflevector <2 x i64> %elt.head, <2 x i64> poison, <2 x i32> zeroinitializer
 484   %v = call <2 x i64> @llvm.sadd.sat.v2i64(<2 x i64> %va, <2 x i64> %vb)
 485   ret <2 x i64> %v
 486 }
 487
 488 define <2 x i64> @sadd_v2i64_vi(<2 x i64> %va) {
 489 ; CHECK-LABEL: sadd_v2i64_vi:
 490 ; CHECK:       # %bb.0:
 491 ; CHECK-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 492 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 493 ; CHECK-NEXT:    ret
 494   %elt.head = insertelement <2 x i64> poison, i64 5, i32 0
 495   %vb = shufflevector <2 x i64> %elt.head, <2 x i64> poison, <2 x i32> zeroinitializer
 496   %v = call <2 x i64> @llvm.sadd.sat.v2i64(<2 x i64> %va, <2 x i64> %vb)
 497   ret <2 x i64> %v
 498 }
 499
 500 declare <4 x i64> @llvm.sadd.sat.v4i64(<4 x i64>, <4 x i64>)
 501
 502 define <4 x i64> @sadd_v4i64_vv(<4 x i64> %va, <4 x i64> %b) {
 503 ; CHECK-LABEL: sadd_v4i64_vv:
 504 ; CHECK:       # %bb.0:
 505 ; CHECK-NEXT:    vsetivli zero, 4, e64, m2, ta, ma
 506 ; CHECK-NEXT:    vsadd.vv v8, v8, v10
 507 ; CHECK-NEXT:    ret
 508   %v = call <4 x i64> @llvm.sadd.sat.v4i64(<4 x i64> %va, <4 x i64> %b)
 509   ret <4 x i64> %v
 510 }
 511
 512 define <4 x i64> @sadd_v4i64_vx(<4 x i64> %va, i64 %b) {
 513 ; RV32-LABEL: sadd_v4i64_vx:
 514 ; RV32:       # %bb.0:
 515 ; RV32-NEXT:    addi sp, sp, -16
 516 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 517 ; RV32-NEXT:    sw a1, 12(sp)
 518 ; RV32-NEXT:    sw a0, 8(sp)
 519 ; RV32-NEXT:    addi a0, sp, 8
 520 ; RV32-NEXT:    vsetivli zero, 4, e64, m2, ta, ma
 521 ; RV32-NEXT:    vlse64.v v10, (a0), zero
 522 ; RV32-NEXT:    vsadd.vv v8, v8, v10
 523 ; RV32-NEXT:    addi sp, sp, 16
 524 ; RV32-NEXT:    ret
 525 ;
 526 ; RV64-LABEL: sadd_v4i64_vx:
 527 ; RV64:       # %bb.0:
 528 ; RV64-NEXT:    vsetivli zero, 4, e64, m2, ta, ma
 529 ; RV64-NEXT:    vsadd.vx v8, v8, a0
 530 ; RV64-NEXT:    ret
 531   %elt.head = insertelement <4 x i64> poison, i64 %b, i32 0
 532   %vb = shufflevector <4 x i64> %elt.head, <4 x i64> poison, <4 x i32> zeroinitializer
 533   %v = call <4 x i64> @llvm.sadd.sat.v4i64(<4 x i64> %va, <4 x i64> %vb)
 534   ret <4 x i64> %v
 535 }
 536
 537 define <4 x i64> @sadd_v4i64_vi(<4 x i64> %va) {
 538 ; CHECK-LABEL: sadd_v4i64_vi:
 539 ; CHECK:       # %bb.0:
 540 ; CHECK-NEXT:    vsetivli zero, 4, e64, m2, ta, ma
 541 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 542 ; CHECK-NEXT:    ret
 543   %elt.head = insertelement <4 x i64> poison, i64 5, i32 0
 544   %vb = shufflevector <4 x i64> %elt.head, <4 x i64> poison, <4 x i32> zeroinitializer
 545   %v = call <4 x i64> @llvm.sadd.sat.v4i64(<4 x i64> %va, <4 x i64> %vb)
 546   ret <4 x i64> %v
 547 }
 548
 549 declare <8 x i64> @llvm.sadd.sat.v8i64(<8 x i64>, <8 x i64>)
 550
 551 define <8 x i64> @sadd_v8i64_vv(<8 x i64> %va, <8 x i64> %b) {
 552 ; CHECK-LABEL: sadd_v8i64_vv:
 553 ; CHECK:       # %bb.0:
 554 ; CHECK-NEXT:    vsetivli zero, 8, e64, m4, ta, ma
 555 ; CHECK-NEXT:    vsadd.vv v8, v8, v12
 556 ; CHECK-NEXT:    ret
 557   %v = call <8 x i64> @llvm.sadd.sat.v8i64(<8 x i64> %va, <8 x i64> %b)
 558   ret <8 x i64> %v
 559 }
 560
 561 define <8 x i64> @sadd_v8i64_vx(<8 x i64> %va, i64 %b) {
 562 ; RV32-LABEL: sadd_v8i64_vx:
 563 ; RV32:       # %bb.0:
 564 ; RV32-NEXT:    addi sp, sp, -16
 565 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 566 ; RV32-NEXT:    sw a1, 12(sp)
 567 ; RV32-NEXT:    sw a0, 8(sp)
 568 ; RV32-NEXT:    addi a0, sp, 8
 569 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, ma
 570 ; RV32-NEXT:    vlse64.v v12, (a0), zero
 571 ; RV32-NEXT:    vsadd.vv v8, v8, v12
 572 ; RV32-NEXT:    addi sp, sp, 16
 573 ; RV32-NEXT:    ret
 574 ;
 575 ; RV64-LABEL: sadd_v8i64_vx:
 576 ; RV64:       # %bb.0:
 577 ; RV64-NEXT:    vsetivli zero, 8, e64, m4, ta, ma
 578 ; RV64-NEXT:    vsadd.vx v8, v8, a0
 579 ; RV64-NEXT:    ret
 580   %elt.head = insertelement <8 x i64> poison, i64 %b, i32 0
 581   %vb = shufflevector <8 x i64> %elt.head, <8 x i64> poison, <8 x i32> zeroinitializer
 582   %v = call <8 x i64> @llvm.sadd.sat.v8i64(<8 x i64> %va, <8 x i64> %vb)
 583   ret <8 x i64> %v
 584 }
 585
 586 define <8 x i64> @sadd_v8i64_vi(<8 x i64> %va) {
 587 ; CHECK-LABEL: sadd_v8i64_vi:
 588 ; CHECK:       # %bb.0:
 589 ; CHECK-NEXT:    vsetivli zero, 8, e64, m4, ta, ma
 590 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 591 ; CHECK-NEXT:    ret
 592   %elt.head = insertelement <8 x i64> poison, i64 5, i32 0
 593   %vb = shufflevector <8 x i64> %elt.head, <8 x i64> poison, <8 x i32> zeroinitializer
 594   %v = call <8 x i64> @llvm.sadd.sat.v8i64(<8 x i64> %va, <8 x i64> %vb)
 595   ret <8 x i64> %v
 596 }
 597
 598 declare <16 x i64> @llvm.sadd.sat.v16i64(<16 x i64>, <16 x i64>)
 599
 600 define <16 x i64> @sadd_v16i64_vv(<16 x i64> %va, <16 x i64> %b) {
 601 ; CHECK-LABEL: sadd_v16i64_vv:
 602 ; CHECK:       # %bb.0:
 603 ; CHECK-NEXT:    vsetivli zero, 16, e64, m8, ta, ma
 604 ; CHECK-NEXT:    vsadd.vv v8, v8, v16
 605 ; CHECK-NEXT:    ret
 606   %v = call <16 x i64> @llvm.sadd.sat.v16i64(<16 x i64> %va, <16 x i64> %b)
 607   ret <16 x i64> %v
 608 }
 609
 610 define <16 x i64> @sadd_v16i64_vx(<16 x i64> %va, i64 %b) {
 611 ; RV32-LABEL: sadd_v16i64_vx:
 612 ; RV32:       # %bb.0:
 613 ; RV32-NEXT:    addi sp, sp, -16
 614 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 615 ; RV32-NEXT:    sw a1, 12(sp)
 616 ; RV32-NEXT:    sw a0, 8(sp)
 617 ; RV32-NEXT:    addi a0, sp, 8
 618 ; RV32-NEXT:    vsetivli zero, 16, e64, m8, ta, ma
 619 ; RV32-NEXT:    vlse64.v v16, (a0), zero
 620 ; RV32-NEXT:    vsadd.vv v8, v8, v16
 621 ; RV32-NEXT:    addi sp, sp, 16
 622 ; RV32-NEXT:    ret
 623 ;
 624 ; RV64-LABEL: sadd_v16i64_vx:
 625 ; RV64:       # %bb.0:
 626 ; RV64-NEXT:    vsetivli zero, 16, e64, m8, ta, ma
 627 ; RV64-NEXT:    vsadd.vx v8, v8, a0
 628 ; RV64-NEXT:    ret
 629   %elt.head = insertelement <16 x i64> poison, i64 %b, i32 0
 630   %vb = shufflevector <16 x i64> %elt.head, <16 x i64> poison, <16 x i32> zeroinitializer
 631   %v = call <16 x i64> @llvm.sadd.sat.v16i64(<16 x i64> %va, <16 x i64> %vb)
 632   ret <16 x i64> %v
 633 }
 634
 635 define <16 x i64> @sadd_v16i64_vi(<16 x i64> %va) {
 636 ; CHECK-LABEL: sadd_v16i64_vi:
 637 ; CHECK:       # %bb.0:
 638 ; CHECK-NEXT:    vsetivli zero, 16, e64, m8, ta, ma
 639 ; CHECK-NEXT:    vsadd.vi v8, v8, 5
 640 ; CHECK-NEXT:    ret
 641   %elt.head = insertelement <16 x i64> poison, i64 5, i32 0
 642   %vb = shufflevector <16 x i64> %elt.head, <16 x i64> poison, <16 x i32> zeroinitializer
 643   %v = call <16 x i64> @llvm.sadd.sat.v16i64(<16 x i64> %va, <16 x i64> %vb)
 644   ret <16 x i64> %v
 645 }