llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vwsub.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV32
   3 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV64
   4
   5 define <2 x i16> @vwsub_v2i16(ptr %x, ptr %y) {
   6 ; CHECK-LABEL: vwsub_v2i16:
   7 ; CHECK:       # %bb.0:
   8 ; CHECK-NEXT:    vsetivli zero, 2, e8, mf8, ta, ma
   9 ; CHECK-NEXT:    vle8.v v9, (a0)
  10 ; CHECK-NEXT:    vle8.v v10, (a1)
  11 ; CHECK-NEXT:    vwsub.vv v8, v9, v10
  12 ; CHECK-NEXT:    ret
  13   %a = load <2 x i8>, ptr %x
  14   %b = load <2 x i8>, ptr %y
  15   %c = sext <2 x i8> %a to <2 x i16>
  16   %d = sext <2 x i8> %b to <2 x i16>
  17   %e = sub <2 x i16> %c, %d
  18   ret <2 x i16> %e
  19 }
  20
  21 define <4 x i16> @vwsub_v4i16(ptr %x, ptr %y) {
  22 ; CHECK-LABEL: vwsub_v4i16:
  23 ; CHECK:       # %bb.0:
  24 ; CHECK-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  25 ; CHECK-NEXT:    vle8.v v9, (a0)
  26 ; CHECK-NEXT:    vle8.v v10, (a1)
  27 ; CHECK-NEXT:    vwsub.vv v8, v9, v10
  28 ; CHECK-NEXT:    ret
  29   %a = load <4 x i8>, ptr %x
  30   %b = load <4 x i8>, ptr %y
  31   %c = sext <4 x i8> %a to <4 x i16>
  32   %d = sext <4 x i8> %b to <4 x i16>
  33   %e = sub <4 x i16> %c, %d
  34   ret <4 x i16> %e
  35 }
  36
  37 define <2 x i32> @vwsub_v2i32(ptr %x, ptr %y) {
  38 ; CHECK-LABEL: vwsub_v2i32:
  39 ; CHECK:       # %bb.0:
  40 ; CHECK-NEXT:    vsetivli zero, 2, e16, mf4, ta, ma
  41 ; CHECK-NEXT:    vle16.v v9, (a0)
  42 ; CHECK-NEXT:    vle16.v v10, (a1)
  43 ; CHECK-NEXT:    vwsub.vv v8, v9, v10
  44 ; CHECK-NEXT:    ret
  45   %a = load <2 x i16>, ptr %x
  46   %b = load <2 x i16>, ptr %y
  47   %c = sext <2 x i16> %a to <2 x i32>
  48   %d = sext <2 x i16> %b to <2 x i32>
  49   %e = sub <2 x i32> %c, %d
  50   ret <2 x i32> %e
  51 }
  52
  53 define <8 x i16> @vwsub_v8i16(ptr %x, ptr %y) {
  54 ; CHECK-LABEL: vwsub_v8i16:
  55 ; CHECK:       # %bb.0:
  56 ; CHECK-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
  57 ; CHECK-NEXT:    vle8.v v9, (a0)
  58 ; CHECK-NEXT:    vle8.v v10, (a1)
  59 ; CHECK-NEXT:    vwsub.vv v8, v9, v10
  60 ; CHECK-NEXT:    ret
  61   %a = load <8 x i8>, ptr %x
  62   %b = load <8 x i8>, ptr %y
  63   %c = sext <8 x i8> %a to <8 x i16>
  64   %d = sext <8 x i8> %b to <8 x i16>
  65   %e = sub <8 x i16> %c, %d
  66   ret <8 x i16> %e
  67 }
  68
  69 define <4 x i32> @vwsub_v4i32(ptr %x, ptr %y) {
  70 ; CHECK-LABEL: vwsub_v4i32:
  71 ; CHECK:       # %bb.0:
  72 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
  73 ; CHECK-NEXT:    vle16.v v9, (a0)
  74 ; CHECK-NEXT:    vle16.v v10, (a1)
  75 ; CHECK-NEXT:    vwsub.vv v8, v9, v10
  76 ; CHECK-NEXT:    ret
  77   %a = load <4 x i16>, ptr %x
  78   %b = load <4 x i16>, ptr %y
  79   %c = sext <4 x i16> %a to <4 x i32>
  80   %d = sext <4 x i16> %b to <4 x i32>
  81   %e = sub <4 x i32> %c, %d
  82   ret <4 x i32> %e
  83 }
  84
  85 define <2 x i64> @vwsub_v2i64(ptr %x, ptr %y) {
  86 ; CHECK-LABEL: vwsub_v2i64:
  87 ; CHECK:       # %bb.0:
  88 ; CHECK-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
  89 ; CHECK-NEXT:    vle32.v v9, (a0)
  90 ; CHECK-NEXT:    vle32.v v10, (a1)
  91 ; CHECK-NEXT:    vwsub.vv v8, v9, v10
  92 ; CHECK-NEXT:    ret
  93   %a = load <2 x i32>, ptr %x
  94   %b = load <2 x i32>, ptr %y
  95   %c = sext <2 x i32> %a to <2 x i64>
  96   %d = sext <2 x i32> %b to <2 x i64>
  97   %e = sub <2 x i64> %c, %d
  98   ret <2 x i64> %e
  99 }
 100
 101 define <16 x i16> @vwsub_v16i16(ptr %x, ptr %y) {
 102 ; CHECK-LABEL: vwsub_v16i16:
 103 ; CHECK:       # %bb.0:
 104 ; CHECK-NEXT:    vsetivli zero, 16, e8, m1, ta, ma
 105 ; CHECK-NEXT:    vle8.v v10, (a0)
 106 ; CHECK-NEXT:    vle8.v v11, (a1)
 107 ; CHECK-NEXT:    vwsub.vv v8, v10, v11
 108 ; CHECK-NEXT:    ret
 109   %a = load <16 x i8>, ptr %x
 110   %b = load <16 x i8>, ptr %y
 111   %c = sext <16 x i8> %a to <16 x i16>
 112   %d = sext <16 x i8> %b to <16 x i16>
 113   %e = sub <16 x i16> %c, %d
 114   ret <16 x i16> %e
 115 }
 116
 117 define <8 x i32> @vwsub_v8i32(ptr %x, ptr %y) {
 118 ; CHECK-LABEL: vwsub_v8i32:
 119 ; CHECK:       # %bb.0:
 120 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 121 ; CHECK-NEXT:    vle16.v v10, (a0)
 122 ; CHECK-NEXT:    vle16.v v11, (a1)
 123 ; CHECK-NEXT:    vwsub.vv v8, v10, v11
 124 ; CHECK-NEXT:    ret
 125   %a = load <8 x i16>, ptr %x
 126   %b = load <8 x i16>, ptr %y
 127   %c = sext <8 x i16> %a to <8 x i32>
 128   %d = sext <8 x i16> %b to <8 x i32>
 129   %e = sub <8 x i32> %c, %d
 130   ret <8 x i32> %e
 131 }
 132
 133 define <4 x i64> @vwsub_v4i64(ptr %x, ptr %y) {
 134 ; CHECK-LABEL: vwsub_v4i64:
 135 ; CHECK:       # %bb.0:
 136 ; CHECK-NEXT:    vsetivli zero, 4, e32, m1, ta, ma
 137 ; CHECK-NEXT:    vle32.v v10, (a0)
 138 ; CHECK-NEXT:    vle32.v v11, (a1)
 139 ; CHECK-NEXT:    vwsub.vv v8, v10, v11
 140 ; CHECK-NEXT:    ret
 141   %a = load <4 x i32>, ptr %x
 142   %b = load <4 x i32>, ptr %y
 143   %c = sext <4 x i32> %a to <4 x i64>
 144   %d = sext <4 x i32> %b to <4 x i64>
 145   %e = sub <4 x i64> %c, %d
 146   ret <4 x i64> %e
 147 }
 148
 149 define <32 x i16> @vwsub_v32i16(ptr %x, ptr %y) {
 150 ; CHECK-LABEL: vwsub_v32i16:
 151 ; CHECK:       # %bb.0:
 152 ; CHECK-NEXT:    li a2, 32
 153 ; CHECK-NEXT:    vsetvli zero, a2, e8, m2, ta, ma
 154 ; CHECK-NEXT:    vle8.v v12, (a0)
 155 ; CHECK-NEXT:    vle8.v v14, (a1)
 156 ; CHECK-NEXT:    vwsub.vv v8, v12, v14
 157 ; CHECK-NEXT:    ret
 158   %a = load <32 x i8>, ptr %x
 159   %b = load <32 x i8>, ptr %y
 160   %c = sext <32 x i8> %a to <32 x i16>
 161   %d = sext <32 x i8> %b to <32 x i16>
 162   %e = sub <32 x i16> %c, %d
 163   ret <32 x i16> %e
 164 }
 165
 166 define <16 x i32> @vwsub_v16i32(ptr %x, ptr %y) {
 167 ; CHECK-LABEL: vwsub_v16i32:
 168 ; CHECK:       # %bb.0:
 169 ; CHECK-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 170 ; CHECK-NEXT:    vle16.v v12, (a0)
 171 ; CHECK-NEXT:    vle16.v v14, (a1)
 172 ; CHECK-NEXT:    vwsub.vv v8, v12, v14
 173 ; CHECK-NEXT:    ret
 174   %a = load <16 x i16>, ptr %x
 175   %b = load <16 x i16>, ptr %y
 176   %c = sext <16 x i16> %a to <16 x i32>
 177   %d = sext <16 x i16> %b to <16 x i32>
 178   %e = sub <16 x i32> %c, %d
 179   ret <16 x i32> %e
 180 }
 181
 182 define <8 x  i64> @vwsub_v8i64(ptr %x, ptr %y) {
 183 ; CHECK-LABEL: vwsub_v8i64:
 184 ; CHECK:       # %bb.0:
 185 ; CHECK-NEXT:    vsetivli zero, 8, e32, m2, ta, ma
 186 ; CHECK-NEXT:    vle32.v v12, (a0)
 187 ; CHECK-NEXT:    vle32.v v14, (a1)
 188 ; CHECK-NEXT:    vwsub.vv v8, v12, v14
 189 ; CHECK-NEXT:    ret
 190   %a = load <8 x  i32>, ptr %x
 191   %b = load <8 x  i32>, ptr %y
 192   %c = sext <8 x  i32> %a to <8 x  i64>
 193   %d = sext <8 x  i32> %b to <8 x  i64>
 194   %e = sub <8 x  i64> %c, %d
 195   ret <8 x  i64> %e
 196 }
 197
 198 define <64 x i16> @vwsub_v64i16(ptr %x, ptr %y) {
 199 ; CHECK-LABEL: vwsub_v64i16:
 200 ; CHECK:       # %bb.0:
 201 ; CHECK-NEXT:    li a2, 64
 202 ; CHECK-NEXT:    vsetvli zero, a2, e8, m4, ta, ma
 203 ; CHECK-NEXT:    vle8.v v16, (a0)
 204 ; CHECK-NEXT:    vle8.v v20, (a1)
 205 ; CHECK-NEXT:    vwsub.vv v8, v16, v20
 206 ; CHECK-NEXT:    ret
 207   %a = load <64 x i8>, ptr %x
 208   %b = load <64 x i8>, ptr %y
 209   %c = sext <64 x i8> %a to <64 x i16>
 210   %d = sext <64 x i8> %b to <64 x i16>
 211   %e = sub <64 x i16> %c, %d
 212   ret <64 x i16> %e
 213 }
 214
 215 define <32 x i32> @vwsub_v32i32(ptr %x, ptr %y) {
 216 ; CHECK-LABEL: vwsub_v32i32:
 217 ; CHECK:       # %bb.0:
 218 ; CHECK-NEXT:    li a2, 32
 219 ; CHECK-NEXT:    vsetvli zero, a2, e16, m4, ta, ma
 220 ; CHECK-NEXT:    vle16.v v16, (a0)
 221 ; CHECK-NEXT:    vle16.v v20, (a1)
 222 ; CHECK-NEXT:    vwsub.vv v8, v16, v20
 223 ; CHECK-NEXT:    ret
 224   %a = load <32 x i16>, ptr %x
 225   %b = load <32 x i16>, ptr %y
 226   %c = sext <32 x i16> %a to <32 x i32>
 227   %d = sext <32 x i16> %b to <32 x i32>
 228   %e = sub <32 x i32> %c, %d
 229   ret <32 x i32> %e
 230 }
 231
 232 define <16 x i64> @vwsub_v16i64(ptr %x, ptr %y) {
 233 ; CHECK-LABEL: vwsub_v16i64:
 234 ; CHECK:       # %bb.0:
 235 ; CHECK-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 236 ; CHECK-NEXT:    vle32.v v16, (a0)
 237 ; CHECK-NEXT:    vle32.v v20, (a1)
 238 ; CHECK-NEXT:    vwsub.vv v8, v16, v20
 239 ; CHECK-NEXT:    ret
 240   %a = load <16 x i32>, ptr %x
 241   %b = load <16 x i32>, ptr %y
 242   %c = sext <16 x i32> %a to <16 x i64>
 243   %d = sext <16 x i32> %b to <16 x i64>
 244   %e = sub <16 x i64> %c, %d
 245   ret <16 x i64> %e
 246 }
 247
 248 define <128 x i16> @vwsub_v128i16(ptr %x, ptr %y) nounwind {
 249 ; CHECK-LABEL: vwsub_v128i16:
 250 ; CHECK:       # %bb.0:
 251 ; CHECK-NEXT:    addi sp, sp, -16
 252 ; CHECK-NEXT:    csrr a2, vlenb
 253 ; CHECK-NEXT:    slli a2, a2, 4
 254 ; CHECK-NEXT:    sub sp, sp, a2
 255 ; CHECK-NEXT:    li a2, 128
 256 ; CHECK-NEXT:    vsetvli zero, a2, e8, m8, ta, ma
 257 ; CHECK-NEXT:    vle8.v v8, (a0)
 258 ; CHECK-NEXT:    addi a0, sp, 16
 259 ; CHECK-NEXT:    vs8r.v v8, (a0) # Unknown-size Folded Spill
 260 ; CHECK-NEXT:    vle8.v v0, (a1)
 261 ; CHECK-NEXT:    li a0, 64
 262 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 263 ; CHECK-NEXT:    vslidedown.vx v16, v8, a0
 264 ; CHECK-NEXT:    vslidedown.vx v8, v0, a0
 265 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 266 ; CHECK-NEXT:    vmv4r.v v24, v8
 267 ; CHECK-NEXT:    vwsub.vv v8, v16, v24
 268 ; CHECK-NEXT:    csrr a0, vlenb
 269 ; CHECK-NEXT:    slli a0, a0, 3
 270 ; CHECK-NEXT:    add a0, sp, a0
 271 ; CHECK-NEXT:    addi a0, a0, 16
 272 ; CHECK-NEXT:    vs8r.v v8, (a0) # Unknown-size Folded Spill
 273 ; CHECK-NEXT:    addi a0, sp, 16
 274 ; CHECK-NEXT:    vl8r.v v16, (a0) # Unknown-size Folded Reload
 275 ; CHECK-NEXT:    vwsub.vv v8, v16, v0
 276 ; CHECK-NEXT:    csrr a0, vlenb
 277 ; CHECK-NEXT:    slli a0, a0, 3
 278 ; CHECK-NEXT:    add a0, sp, a0
 279 ; CHECK-NEXT:    addi a0, a0, 16
 280 ; CHECK-NEXT:    vl8r.v v16, (a0) # Unknown-size Folded Reload
 281 ; CHECK-NEXT:    csrr a0, vlenb
 282 ; CHECK-NEXT:    slli a0, a0, 4
 283 ; CHECK-NEXT:    add sp, sp, a0
 284 ; CHECK-NEXT:    addi sp, sp, 16
 285 ; CHECK-NEXT:    ret
 286   %a = load <128 x i8>, ptr %x
 287   %b = load <128 x i8>, ptr %y
 288   %c = sext <128 x i8> %a to <128 x i16>
 289   %d = sext <128 x i8> %b to <128 x i16>
 290   %e = sub <128 x i16> %c, %d
 291   ret <128 x i16> %e
 292 }
 293
 294 define <64 x i32> @vwsub_v64i32(ptr %x, ptr %y) nounwind {
 295 ; CHECK-LABEL: vwsub_v64i32:
 296 ; CHECK:       # %bb.0:
 297 ; CHECK-NEXT:    addi sp, sp, -16
 298 ; CHECK-NEXT:    csrr a2, vlenb
 299 ; CHECK-NEXT:    slli a2, a2, 4
 300 ; CHECK-NEXT:    sub sp, sp, a2
 301 ; CHECK-NEXT:    li a2, 64
 302 ; CHECK-NEXT:    vsetvli zero, a2, e16, m8, ta, ma
 303 ; CHECK-NEXT:    vle16.v v8, (a0)
 304 ; CHECK-NEXT:    addi a0, sp, 16
 305 ; CHECK-NEXT:    vs8r.v v8, (a0) # Unknown-size Folded Spill
 306 ; CHECK-NEXT:    vle16.v v0, (a1)
 307 ; CHECK-NEXT:    li a0, 32
 308 ; CHECK-NEXT:    vsetvli zero, a0, e16, m8, ta, ma
 309 ; CHECK-NEXT:    vslidedown.vx v16, v8, a0
 310 ; CHECK-NEXT:    vslidedown.vx v8, v0, a0
 311 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 312 ; CHECK-NEXT:    vmv4r.v v24, v8
 313 ; CHECK-NEXT:    vwsub.vv v8, v16, v24
 314 ; CHECK-NEXT:    csrr a0, vlenb
 315 ; CHECK-NEXT:    slli a0, a0, 3
 316 ; CHECK-NEXT:    add a0, sp, a0
 317 ; CHECK-NEXT:    addi a0, a0, 16
 318 ; CHECK-NEXT:    vs8r.v v8, (a0) # Unknown-size Folded Spill
 319 ; CHECK-NEXT:    addi a0, sp, 16
 320 ; CHECK-NEXT:    vl8r.v v16, (a0) # Unknown-size Folded Reload
 321 ; CHECK-NEXT:    vwsub.vv v8, v16, v0
 322 ; CHECK-NEXT:    csrr a0, vlenb
 323 ; CHECK-NEXT:    slli a0, a0, 3
 324 ; CHECK-NEXT:    add a0, sp, a0
 325 ; CHECK-NEXT:    addi a0, a0, 16
 326 ; CHECK-NEXT:    vl8r.v v16, (a0) # Unknown-size Folded Reload
 327 ; CHECK-NEXT:    csrr a0, vlenb
 328 ; CHECK-NEXT:    slli a0, a0, 4
 329 ; CHECK-NEXT:    add sp, sp, a0
 330 ; CHECK-NEXT:    addi sp, sp, 16
 331 ; CHECK-NEXT:    ret
 332   %a = load <64 x i16>, ptr %x
 333   %b = load <64 x i16>, ptr %y
 334   %c = sext <64 x i16> %a to <64 x i32>
 335   %d = sext <64 x i16> %b to <64 x i32>
 336   %e = sub <64 x i32> %c, %d
 337   ret <64 x i32> %e
 338 }
 339
 340 define <32 x i64> @vwsub_v32i64(ptr %x, ptr %y) nounwind {
 341 ; CHECK-LABEL: vwsub_v32i64:
 342 ; CHECK:       # %bb.0:
 343 ; CHECK-NEXT:    addi sp, sp, -16
 344 ; CHECK-NEXT:    csrr a2, vlenb
 345 ; CHECK-NEXT:    slli a2, a2, 4
 346 ; CHECK-NEXT:    sub sp, sp, a2
 347 ; CHECK-NEXT:    li a2, 32
 348 ; CHECK-NEXT:    vsetvli zero, a2, e32, m8, ta, ma
 349 ; CHECK-NEXT:    vle32.v v8, (a0)
 350 ; CHECK-NEXT:    addi a0, sp, 16
 351 ; CHECK-NEXT:    vs8r.v v8, (a0) # Unknown-size Folded Spill
 352 ; CHECK-NEXT:    vle32.v v0, (a1)
 353 ; CHECK-NEXT:    vsetivli zero, 16, e32, m8, ta, ma
 354 ; CHECK-NEXT:    vslidedown.vi v16, v8, 16
 355 ; CHECK-NEXT:    vslidedown.vi v8, v0, 16
 356 ; CHECK-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 357 ; CHECK-NEXT:    vmv4r.v v24, v8
 358 ; CHECK-NEXT:    vwsub.vv v8, v16, v24
 359 ; CHECK-NEXT:    csrr a0, vlenb
 360 ; CHECK-NEXT:    slli a0, a0, 3
 361 ; CHECK-NEXT:    add a0, sp, a0
 362 ; CHECK-NEXT:    addi a0, a0, 16
 363 ; CHECK-NEXT:    vs8r.v v8, (a0) # Unknown-size Folded Spill
 364 ; CHECK-NEXT:    addi a0, sp, 16
 365 ; CHECK-NEXT:    vl8r.v v16, (a0) # Unknown-size Folded Reload
 366 ; CHECK-NEXT:    vwsub.vv v8, v16, v0
 367 ; CHECK-NEXT:    csrr a0, vlenb
 368 ; CHECK-NEXT:    slli a0, a0, 3
 369 ; CHECK-NEXT:    add a0, sp, a0
 370 ; CHECK-NEXT:    addi a0, a0, 16
 371 ; CHECK-NEXT:    vl8r.v v16, (a0) # Unknown-size Folded Reload
 372 ; CHECK-NEXT:    csrr a0, vlenb
 373 ; CHECK-NEXT:    slli a0, a0, 4
 374 ; CHECK-NEXT:    add sp, sp, a0
 375 ; CHECK-NEXT:    addi sp, sp, 16
 376 ; CHECK-NEXT:    ret
 377   %a = load <32 x i32>, ptr %x
 378   %b = load <32 x i32>, ptr %y
 379   %c = sext <32 x i32> %a to <32 x i64>
 380   %d = sext <32 x i32> %b to <32 x i64>
 381   %e = sub <32 x i64> %c, %d
 382   ret <32 x i64> %e
 383 }
 384
 385 define <2 x i32> @vwsub_v2i32_v2i8(ptr %x, ptr %y) {
 386 ; CHECK-LABEL: vwsub_v2i32_v2i8:
 387 ; CHECK:       # %bb.0:
 388 ; CHECK-NEXT:    vsetivli zero, 2, e16, mf4, ta, ma
 389 ; CHECK-NEXT:    vle8.v v8, (a1)
 390 ; CHECK-NEXT:    vle8.v v9, (a0)
 391 ; CHECK-NEXT:    vsext.vf2 v10, v8
 392 ; CHECK-NEXT:    vsext.vf2 v11, v9
 393 ; CHECK-NEXT:    vwsub.vv v8, v11, v10
 394 ; CHECK-NEXT:    ret
 395   %a = load <2 x i8>, ptr %x
 396   %b = load <2 x i8>, ptr %y
 397   %c = sext <2 x i8> %a to <2 x i32>
 398   %d = sext <2 x i8> %b to <2 x i32>
 399   %e = sub <2 x i32> %c, %d
 400   ret <2 x i32> %e
 401 }
 402
 403 define <4 x i32> @vwsub_v4i32_v4i8_v4i16(ptr %x, ptr %y) {
 404 ; CHECK-LABEL: vwsub_v4i32_v4i8_v4i16:
 405 ; CHECK:       # %bb.0:
 406 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 407 ; CHECK-NEXT:    vle8.v v8, (a0)
 408 ; CHECK-NEXT:    vle16.v v9, (a1)
 409 ; CHECK-NEXT:    vsext.vf2 v10, v8
 410 ; CHECK-NEXT:    vwsub.vv v8, v10, v9
 411 ; CHECK-NEXT:    ret
 412   %a = load <4 x i8>, ptr %x
 413   %b = load <4 x i16>, ptr %y
 414   %c = sext <4 x i8> %a to <4 x i32>
 415   %d = sext <4 x i16> %b to <4 x i32>
 416   %e = sub <4 x i32> %c, %d
 417   ret <4 x i32> %e
 418 }
 419
 420 define <4 x i64> @vwsub_v4i64_v4i32_v4i8(ptr %x, ptr %y) {
 421 ; CHECK-LABEL: vwsub_v4i64_v4i32_v4i8:
 422 ; CHECK:       # %bb.0:
 423 ; CHECK-NEXT:    vsetivli zero, 4, e32, m1, ta, ma
 424 ; CHECK-NEXT:    vle8.v v8, (a1)
 425 ; CHECK-NEXT:    vle32.v v10, (a0)
 426 ; CHECK-NEXT:    vsext.vf4 v11, v8
 427 ; CHECK-NEXT:    vwsub.vv v8, v10, v11
 428 ; CHECK-NEXT:    ret
 429   %a = load <4 x i32>, ptr %x
 430   %b = load <4 x i8>, ptr %y
 431   %c = sext <4 x i32> %a to <4 x i64>
 432   %d = sext <4 x i8> %b to <4 x i64>
 433   %e = sub <4 x i64> %c, %d
 434   ret <4 x i64> %e
 435 }
 436
 437 define <2 x i16> @vwsub_vx_v2i16(ptr %x, i8 %y) {
 438 ; CHECK-LABEL: vwsub_vx_v2i16:
 439 ; CHECK:       # %bb.0:
 440 ; CHECK-NEXT:    vsetivli zero, 2, e8, mf8, ta, ma
 441 ; CHECK-NEXT:    vle8.v v9, (a0)
 442 ; CHECK-NEXT:    vwsub.vx v8, v9, a1
 443 ; CHECK-NEXT:    ret
 444   %a = load <2 x i8>, ptr %x
 445   %b = insertelement <2 x i8> poison, i8 %y, i32 0
 446   %c = shufflevector <2 x i8> %b, <2 x i8> poison, <2 x i32> zeroinitializer
 447   %d = sext <2 x i8> %a to <2 x i16>
 448   %e = sext <2 x i8> %c to <2 x i16>
 449   %f = sub <2 x i16> %d, %e
 450   ret <2 x i16> %f
 451 }
 452
 453 define <4 x i16> @vwsub_vx_v4i16(ptr %x, i8 %y) {
 454 ; CHECK-LABEL: vwsub_vx_v4i16:
 455 ; CHECK:       # %bb.0:
 456 ; CHECK-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
 457 ; CHECK-NEXT:    vle8.v v9, (a0)
 458 ; CHECK-NEXT:    vwsub.vx v8, v9, a1
 459 ; CHECK-NEXT:    ret
 460   %a = load <4 x i8>, ptr %x
 461   %b = insertelement <4 x i8> poison, i8 %y, i32 0
 462   %c = shufflevector <4 x i8> %b, <4 x i8> poison, <4 x i32> zeroinitializer
 463   %d = sext <4 x i8> %a to <4 x i16>
 464   %e = sext <4 x i8> %c to <4 x i16>
 465   %f = sub <4 x i16> %d, %e
 466   ret <4 x i16> %f
 467 }
 468
 469 define <2 x i32> @vwsub_vx_v2i32(ptr %x, i16 %y) {
 470 ; CHECK-LABEL: vwsub_vx_v2i32:
 471 ; CHECK:       # %bb.0:
 472 ; CHECK-NEXT:    vsetivli zero, 2, e16, mf4, ta, ma
 473 ; CHECK-NEXT:    vle16.v v9, (a0)
 474 ; CHECK-NEXT:    vwsub.vx v8, v9, a1
 475 ; CHECK-NEXT:    ret
 476   %a = load <2 x i16>, ptr %x
 477   %b = insertelement <2 x i16> poison, i16 %y, i32 0
 478   %c = shufflevector <2 x i16> %b, <2 x i16> poison, <2 x i32> zeroinitializer
 479   %d = sext <2 x i16> %a to <2 x i32>
 480   %e = sext <2 x i16> %c to <2 x i32>
 481   %f = sub <2 x i32> %d, %e
 482   ret <2 x i32> %f
 483 }
 484
 485 define <8 x i16> @vwsub_vx_v8i16(ptr %x, i8 %y) {
 486 ; CHECK-LABEL: vwsub_vx_v8i16:
 487 ; CHECK:       # %bb.0:
 488 ; CHECK-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
 489 ; CHECK-NEXT:    vle8.v v9, (a0)
 490 ; CHECK-NEXT:    vwsub.vx v8, v9, a1
 491 ; CHECK-NEXT:    ret
 492   %a = load <8 x i8>, ptr %x
 493   %b = insertelement <8 x i8> poison, i8 %y, i32 0
 494   %c = shufflevector <8 x i8> %b, <8 x i8> poison, <8 x i32> zeroinitializer
 495   %d = sext <8 x i8> %a to <8 x i16>
 496   %e = sext <8 x i8> %c to <8 x i16>
 497   %f = sub <8 x i16> %d, %e
 498   ret <8 x i16> %f
 499 }
 500
 501 define <4 x i32> @vwsub_vx_v4i32(ptr %x, i16 %y) {
 502 ; CHECK-LABEL: vwsub_vx_v4i32:
 503 ; CHECK:       # %bb.0:
 504 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 505 ; CHECK-NEXT:    vle16.v v9, (a0)
 506 ; CHECK-NEXT:    vwsub.vx v8, v9, a1
 507 ; CHECK-NEXT:    ret
 508   %a = load <4 x i16>, ptr %x
 509   %b = insertelement <4 x i16> poison, i16 %y, i32 0
 510   %c = shufflevector <4 x i16> %b, <4 x i16> poison, <4 x i32> zeroinitializer
 511   %d = sext <4 x i16> %a to <4 x i32>
 512   %e = sext <4 x i16> %c to <4 x i32>
 513   %f = sub <4 x i32> %d, %e
 514   ret <4 x i32> %f
 515 }
 516
 517 define <2 x i64> @vwsub_vx_v2i64(ptr %x, i32 %y) {
 518 ; CHECK-LABEL: vwsub_vx_v2i64:
 519 ; CHECK:       # %bb.0:
 520 ; CHECK-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 521 ; CHECK-NEXT:    vle32.v v9, (a0)
 522 ; CHECK-NEXT:    vwsub.vx v8, v9, a1
 523 ; CHECK-NEXT:    ret
 524   %a = load <2 x i32>, ptr %x
 525   %b = insertelement <2 x i32> poison, i32 %y, i64 0
 526   %c = shufflevector <2 x i32> %b, <2 x i32> poison, <2 x i32> zeroinitializer
 527   %d = sext <2 x i32> %a to <2 x i64>
 528   %e = sext <2 x i32> %c to <2 x i64>
 529   %f = sub <2 x i64> %d, %e
 530   ret <2 x i64> %f
 531 }
 532
 533 define <16 x i16> @vwsub_vx_v16i16(ptr %x, i8 %y) {
 534 ; CHECK-LABEL: vwsub_vx_v16i16:
 535 ; CHECK:       # %bb.0:
 536 ; CHECK-NEXT:    vsetivli zero, 16, e8, m1, ta, ma
 537 ; CHECK-NEXT:    vle8.v v10, (a0)
 538 ; CHECK-NEXT:    vwsub.vx v8, v10, a1
 539 ; CHECK-NEXT:    ret
 540   %a = load <16 x i8>, ptr %x
 541   %b = insertelement <16 x i8> poison, i8 %y, i32 0
 542   %c = shufflevector <16 x i8> %b, <16 x i8> poison, <16 x i32> zeroinitializer
 543   %d = sext <16 x i8> %a to <16 x i16>
 544   %e = sext <16 x i8> %c to <16 x i16>
 545   %f = sub <16 x i16> %d, %e
 546   ret <16 x i16> %f
 547 }
 548
 549 define <8 x i32> @vwsub_vx_v8i32(ptr %x, i16 %y) {
 550 ; CHECK-LABEL: vwsub_vx_v8i32:
 551 ; CHECK:       # %bb.0:
 552 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 553 ; CHECK-NEXT:    vle16.v v10, (a0)
 554 ; CHECK-NEXT:    vwsub.vx v8, v10, a1
 555 ; CHECK-NEXT:    ret
 556   %a = load <8 x i16>, ptr %x
 557   %b = insertelement <8 x i16> poison, i16 %y, i32 0
 558   %c = shufflevector <8 x i16> %b, <8 x i16> poison, <8 x i32> zeroinitializer
 559   %d = sext <8 x i16> %a to <8 x i32>
 560   %e = sext <8 x i16> %c to <8 x i32>
 561   %f = sub <8 x i32> %d, %e
 562   ret <8 x i32> %f
 563 }
 564
 565 define <4 x i64> @vwsub_vx_v4i64(ptr %x, i32 %y) {
 566 ; CHECK-LABEL: vwsub_vx_v4i64:
 567 ; CHECK:       # %bb.0:
 568 ; CHECK-NEXT:    vsetivli zero, 4, e32, m1, ta, ma
 569 ; CHECK-NEXT:    vle32.v v10, (a0)
 570 ; CHECK-NEXT:    vwsub.vx v8, v10, a1
 571 ; CHECK-NEXT:    ret
 572   %a = load <4 x i32>, ptr %x
 573   %b = insertelement <4 x i32> poison, i32 %y, i64 0
 574   %c = shufflevector <4 x i32> %b, <4 x i32> poison, <4 x i32> zeroinitializer
 575   %d = sext <4 x i32> %a to <4 x i64>
 576   %e = sext <4 x i32> %c to <4 x i64>
 577   %f = sub <4 x i64> %d, %e
 578   ret <4 x i64> %f
 579 }
 580
 581 define <32 x i16> @vwsub_vx_v32i16(ptr %x, i8 %y) {
 582 ; CHECK-LABEL: vwsub_vx_v32i16:
 583 ; CHECK:       # %bb.0:
 584 ; CHECK-NEXT:    li a2, 32
 585 ; CHECK-NEXT:    vsetvli zero, a2, e8, m2, ta, ma
 586 ; CHECK-NEXT:    vle8.v v12, (a0)
 587 ; CHECK-NEXT:    vwsub.vx v8, v12, a1
 588 ; CHECK-NEXT:    ret
 589   %a = load <32 x i8>, ptr %x
 590   %b = insertelement <32 x i8> poison, i8 %y, i32 0
 591   %c = shufflevector <32 x i8> %b, <32 x i8> poison, <32 x i32> zeroinitializer
 592   %d = sext <32 x i8> %a to <32 x i16>
 593   %e = sext <32 x i8> %c to <32 x i16>
 594   %f = sub <32 x i16> %d, %e
 595   ret <32 x i16> %f
 596 }
 597
 598 define <16 x i32> @vwsub_vx_v16i32(ptr %x, i16 %y) {
 599 ; CHECK-LABEL: vwsub_vx_v16i32:
 600 ; CHECK:       # %bb.0:
 601 ; CHECK-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 602 ; CHECK-NEXT:    vle16.v v12, (a0)
 603 ; CHECK-NEXT:    vwsub.vx v8, v12, a1
 604 ; CHECK-NEXT:    ret
 605   %a = load <16 x i16>, ptr %x
 606   %b = insertelement <16 x i16> poison, i16 %y, i32 0
 607   %c = shufflevector <16 x i16> %b, <16 x i16> poison, <16 x i32> zeroinitializer
 608   %d = sext <16 x i16> %a to <16 x i32>
 609   %e = sext <16 x i16> %c to <16 x i32>
 610   %f = sub <16 x i32> %d, %e
 611   ret <16 x i32> %f
 612 }
 613
 614 define <8 x i64> @vwsub_vx_v8i64(ptr %x, i32 %y) {
 615 ; CHECK-LABEL: vwsub_vx_v8i64:
 616 ; CHECK:       # %bb.0:
 617 ; CHECK-NEXT:    vsetivli zero, 8, e32, m2, ta, ma
 618 ; CHECK-NEXT:    vle32.v v12, (a0)
 619 ; CHECK-NEXT:    vwsub.vx v8, v12, a1
 620 ; CHECK-NEXT:    ret
 621   %a = load <8 x i32>, ptr %x
 622   %b = insertelement <8 x i32> poison, i32 %y, i64 0
 623   %c = shufflevector <8 x i32> %b, <8 x i32> poison, <8 x i32> zeroinitializer
 624   %d = sext <8 x i32> %a to <8 x i64>
 625   %e = sext <8 x i32> %c to <8 x i64>
 626   %f = sub <8 x i64> %d, %e
 627   ret <8 x i64> %f
 628 }
 629
 630 define <64 x i16> @vwsub_vx_v64i16(ptr %x, i8 %y) {
 631 ; CHECK-LABEL: vwsub_vx_v64i16:
 632 ; CHECK:       # %bb.0:
 633 ; CHECK-NEXT:    li a2, 64
 634 ; CHECK-NEXT:    vsetvli zero, a2, e8, m4, ta, ma
 635 ; CHECK-NEXT:    vle8.v v16, (a0)
 636 ; CHECK-NEXT:    vwsub.vx v8, v16, a1
 637 ; CHECK-NEXT:    ret
 638   %a = load <64 x i8>, ptr %x
 639   %b = insertelement <64 x i8> poison, i8 %y, i32 0
 640   %c = shufflevector <64 x i8> %b, <64 x i8> poison, <64 x i32> zeroinitializer
 641   %d = sext <64 x i8> %a to <64 x i16>
 642   %e = sext <64 x i8> %c to <64 x i16>
 643   %f = sub <64 x i16> %d, %e
 644   ret <64 x i16> %f
 645 }
 646
 647 define <32 x i32> @vwsub_vx_v32i32(ptr %x, i16 %y) {
 648 ; CHECK-LABEL: vwsub_vx_v32i32:
 649 ; CHECK:       # %bb.0:
 650 ; CHECK-NEXT:    li a2, 32
 651 ; CHECK-NEXT:    vsetvli zero, a2, e16, m4, ta, ma
 652 ; CHECK-NEXT:    vle16.v v16, (a0)
 653 ; CHECK-NEXT:    vwsub.vx v8, v16, a1
 654 ; CHECK-NEXT:    ret
 655   %a = load <32 x i16>, ptr %x
 656   %b = insertelement <32 x i16> poison, i16 %y, i32 0
 657   %c = shufflevector <32 x i16> %b, <32 x i16> poison, <32 x i32> zeroinitializer
 658   %d = sext <32 x i16> %a to <32 x i32>
 659   %e = sext <32 x i16> %c to <32 x i32>
 660   %f = sub <32 x i32> %d, %e
 661   ret <32 x i32> %f
 662 }
 663
 664 define <16 x i64> @vwsub_vx_v16i64(ptr %x, i32 %y) {
 665 ; CHECK-LABEL: vwsub_vx_v16i64:
 666 ; CHECK:       # %bb.0:
 667 ; CHECK-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 668 ; CHECK-NEXT:    vle32.v v16, (a0)
 669 ; CHECK-NEXT:    vwsub.vx v8, v16, a1
 670 ; CHECK-NEXT:    ret
 671   %a = load <16 x i32>, ptr %x
 672   %b = insertelement <16 x i32> poison, i32 %y, i64 0
 673   %c = shufflevector <16 x i32> %b, <16 x i32> poison, <16 x i32> zeroinitializer
 674   %d = sext <16 x i32> %a to <16 x i64>
 675   %e = sext <16 x i32> %c to <16 x i64>
 676   %f = sub <16 x i64> %d, %e
 677   ret <16 x i64> %f
 678 }
 679
 680 define <8 x i16> @vwsub_vx_v8i16_i8(ptr %x, ptr %y) {
 681 ; CHECK-LABEL: vwsub_vx_v8i16_i8:
 682 ; CHECK:       # %bb.0:
 683 ; CHECK-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
 684 ; CHECK-NEXT:    vle8.v v9, (a0)
 685 ; CHECK-NEXT:    vlse8.v v10, (a1), zero
 686 ; CHECK-NEXT:    vwsub.vv v8, v10, v9
 687 ; CHECK-NEXT:    ret
 688   %a = load <8 x i8>, ptr %x
 689   %b = load i8, ptr %y
 690   %c = sext i8 %b to i16
 691   %d = insertelement <8 x i16> poison, i16 %c, i32 0
 692   %e = shufflevector <8 x i16> %d, <8 x i16> poison, <8 x i32> zeroinitializer
 693   %f = sext <8 x i8> %a to <8 x i16>
 694   %g = sub <8 x i16> %e, %f
 695   ret <8 x i16> %g
 696 }
 697
 698 define <8 x i16> @vwsub_vx_v8i16_i16(ptr %x, ptr %y) {
 699 ; CHECK-LABEL: vwsub_vx_v8i16_i16:
 700 ; CHECK:       # %bb.0:
 701 ; CHECK-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
 702 ; CHECK-NEXT:    vle8.v v9, (a0)
 703 ; CHECK-NEXT:    vlse16.v v8, (a1), zero
 704 ; CHECK-NEXT:    vwsub.wv v8, v8, v9
 705 ; CHECK-NEXT:    ret
 706   %a = load <8 x i8>, ptr %x
 707   %b = load i16, ptr %y
 708   %d = insertelement <8 x i16> poison, i16 %b, i32 0
 709   %e = shufflevector <8 x i16> %d, <8 x i16> poison, <8 x i32> zeroinitializer
 710   %f = sext <8 x i8> %a to <8 x i16>
 711   %g = sub <8 x i16> %e, %f
 712   ret <8 x i16> %g
 713 }
 714
 715 define <4 x i32> @vwsub_vx_v4i32_i8(ptr %x, ptr %y) {
 716 ; CHECK-LABEL: vwsub_vx_v4i32_i8:
 717 ; CHECK:       # %bb.0:
 718 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 719 ; CHECK-NEXT:    lb a1, 0(a1)
 720 ; CHECK-NEXT:    vle16.v v9, (a0)
 721 ; CHECK-NEXT:    vmv.v.x v10, a1
 722 ; CHECK-NEXT:    vwsub.vv v8, v10, v9
 723 ; CHECK-NEXT:    ret
 724   %a = load <4 x i16>, ptr %x
 725   %b = load i8, ptr %y
 726   %c = sext i8 %b to i32
 727   %d = insertelement <4 x i32> poison, i32 %c, i32 0
 728   %e = shufflevector <4 x i32> %d, <4 x i32> poison, <4 x i32> zeroinitializer
 729   %f = sext <4 x i16> %a to <4 x i32>
 730   %g = sub <4 x i32> %e, %f
 731   ret <4 x i32> %g
 732 }
 733
 734 define <4 x i32> @vwsub_vx_v4i32_i16(ptr %x, ptr %y) {
 735 ; CHECK-LABEL: vwsub_vx_v4i32_i16:
 736 ; CHECK:       # %bb.0:
 737 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 738 ; CHECK-NEXT:    vle16.v v9, (a0)
 739 ; CHECK-NEXT:    vlse16.v v10, (a1), zero
 740 ; CHECK-NEXT:    vwsub.vv v8, v10, v9
 741 ; CHECK-NEXT:    ret
 742   %a = load <4 x i16>, ptr %x
 743   %b = load i16, ptr %y
 744   %c = sext i16 %b to i32
 745   %d = insertelement <4 x i32> poison, i32 %c, i32 0
 746   %e = shufflevector <4 x i32> %d, <4 x i32> poison, <4 x i32> zeroinitializer
 747   %f = sext <4 x i16> %a to <4 x i32>
 748   %g = sub <4 x i32> %e, %f
 749   ret <4 x i32> %g
 750 }
 751
 752 define <4 x i32> @vwsub_vx_v4i32_i32(ptr %x, ptr %y) {
 753 ; CHECK-LABEL: vwsub_vx_v4i32_i32:
 754 ; CHECK:       # %bb.0:
 755 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 756 ; CHECK-NEXT:    vle16.v v9, (a0)
 757 ; CHECK-NEXT:    vlse32.v v8, (a1), zero
 758 ; CHECK-NEXT:    vwsub.wv v8, v8, v9
 759 ; CHECK-NEXT:    ret
 760   %a = load <4 x i16>, ptr %x
 761   %b = load i32, ptr %y
 762   %d = insertelement <4 x i32> poison, i32 %b, i32 0
 763   %e = shufflevector <4 x i32> %d, <4 x i32> poison, <4 x i32> zeroinitializer
 764   %f = sext <4 x i16> %a to <4 x i32>
 765   %g = sub <4 x i32> %e, %f
 766   ret <4 x i32> %g
 767 }
 768
 769 define <2 x i64> @vwsub_vx_v2i64_i8(ptr %x, ptr %y) nounwind {
 770 ; RV32-LABEL: vwsub_vx_v2i64_i8:
 771 ; RV32:       # %bb.0:
 772 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 773 ; RV32-NEXT:    lb a1, 0(a1)
 774 ; RV32-NEXT:    vle32.v v9, (a0)
 775 ; RV32-NEXT:    vmv.v.x v8, a1
 776 ; RV32-NEXT:    vsetvli zero, zero, e32, mf2, ta, ma
 777 ; RV32-NEXT:    vwsub.wv v8, v8, v9
 778 ; RV32-NEXT:    ret
 779 ;
 780 ; RV64-LABEL: vwsub_vx_v2i64_i8:
 781 ; RV64:       # %bb.0:
 782 ; RV64-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 783 ; RV64-NEXT:    lb a1, 0(a1)
 784 ; RV64-NEXT:    vle32.v v9, (a0)
 785 ; RV64-NEXT:    vmv.v.x v10, a1
 786 ; RV64-NEXT:    vwsub.vv v8, v10, v9
 787 ; RV64-NEXT:    ret
 788   %a = load <2 x i32>, ptr %x
 789   %b = load i8, ptr %y
 790   %c = sext i8 %b to i64
 791   %d = insertelement <2 x i64> poison, i64 %c, i64 0
 792   %e = shufflevector <2 x i64> %d, <2 x i64> poison, <2 x i32> zeroinitializer
 793   %f = sext <2 x i32> %a to <2 x i64>
 794   %g = sub <2 x i64> %e, %f
 795   ret <2 x i64> %g
 796 }
 797
 798 define <2 x i64> @vwsub_vx_v2i64_i16(ptr %x, ptr %y) nounwind {
 799 ; RV32-LABEL: vwsub_vx_v2i64_i16:
 800 ; RV32:       # %bb.0:
 801 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 802 ; RV32-NEXT:    lh a1, 0(a1)
 803 ; RV32-NEXT:    vle32.v v9, (a0)
 804 ; RV32-NEXT:    vmv.v.x v8, a1
 805 ; RV32-NEXT:    vsetvli zero, zero, e32, mf2, ta, ma
 806 ; RV32-NEXT:    vwsub.wv v8, v8, v9
 807 ; RV32-NEXT:    ret
 808 ;
 809 ; RV64-LABEL: vwsub_vx_v2i64_i16:
 810 ; RV64:       # %bb.0:
 811 ; RV64-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 812 ; RV64-NEXT:    lh a1, 0(a1)
 813 ; RV64-NEXT:    vle32.v v9, (a0)
 814 ; RV64-NEXT:    vmv.v.x v10, a1
 815 ; RV64-NEXT:    vwsub.vv v8, v10, v9
 816 ; RV64-NEXT:    ret
 817   %a = load <2 x i32>, ptr %x
 818   %b = load i16, ptr %y
 819   %c = sext i16 %b to i64
 820   %d = insertelement <2 x i64> poison, i64 %c, i64 0
 821   %e = shufflevector <2 x i64> %d, <2 x i64> poison, <2 x i32> zeroinitializer
 822   %f = sext <2 x i32> %a to <2 x i64>
 823   %g = sub <2 x i64> %e, %f
 824   ret <2 x i64> %g
 825 }
 826
 827 define <2 x i64> @vwsub_vx_v2i64_i32(ptr %x, ptr %y) nounwind {
 828 ; RV32-LABEL: vwsub_vx_v2i64_i32:
 829 ; RV32:       # %bb.0:
 830 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 831 ; RV32-NEXT:    lw a1, 0(a1)
 832 ; RV32-NEXT:    vle32.v v9, (a0)
 833 ; RV32-NEXT:    vmv.v.x v8, a1
 834 ; RV32-NEXT:    vsetvli zero, zero, e32, mf2, ta, ma
 835 ; RV32-NEXT:    vwsub.wv v8, v8, v9
 836 ; RV32-NEXT:    ret
 837 ;
 838 ; RV64-LABEL: vwsub_vx_v2i64_i32:
 839 ; RV64:       # %bb.0:
 840 ; RV64-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 841 ; RV64-NEXT:    vle32.v v9, (a0)
 842 ; RV64-NEXT:    vlse32.v v10, (a1), zero
 843 ; RV64-NEXT:    vwsub.vv v8, v10, v9
 844 ; RV64-NEXT:    ret
 845   %a = load <2 x i32>, ptr %x
 846   %b = load i32, ptr %y
 847   %c = sext i32 %b to i64
 848   %d = insertelement <2 x i64> poison, i64 %c, i64 0
 849   %e = shufflevector <2 x i64> %d, <2 x i64> poison, <2 x i32> zeroinitializer
 850   %f = sext <2 x i32> %a to <2 x i64>
 851   %g = sub <2 x i64> %e, %f
 852   ret <2 x i64> %g
 853 }
 854
 855 define <2 x i64> @vwsub_vx_v2i64_i64(ptr %x, ptr %y) nounwind {
 856 ; RV32-LABEL: vwsub_vx_v2i64_i64:
 857 ; RV32:       # %bb.0:
 858 ; RV32-NEXT:    addi sp, sp, -16
 859 ; RV32-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 860 ; RV32-NEXT:    lw a2, 4(a1)
 861 ; RV32-NEXT:    lw a1, 0(a1)
 862 ; RV32-NEXT:    vle32.v v9, (a0)
 863 ; RV32-NEXT:    sw a2, 12(sp)
 864 ; RV32-NEXT:    sw a1, 8(sp)
 865 ; RV32-NEXT:    addi a0, sp, 8
 866 ; RV32-NEXT:    vlse64.v v8, (a0), zero
 867 ; RV32-NEXT:    vwsub.wv v8, v8, v9
 868 ; RV32-NEXT:    addi sp, sp, 16
 869 ; RV32-NEXT:    ret
 870 ;
 871 ; RV64-LABEL: vwsub_vx_v2i64_i64:
 872 ; RV64:       # %bb.0:
 873 ; RV64-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 874 ; RV64-NEXT:    vle32.v v9, (a0)
 875 ; RV64-NEXT:    vlse64.v v8, (a1), zero
 876 ; RV64-NEXT:    vwsub.wv v8, v8, v9
 877 ; RV64-NEXT:    ret
 878   %a = load <2 x i32>, ptr %x
 879   %b = load i64, ptr %y
 880   %d = insertelement <2 x i64> poison, i64 %b, i64 0
 881   %e = shufflevector <2 x i64> %d, <2 x i64> poison, <2 x i32> zeroinitializer
 882   %f = sext <2 x i32> %a to <2 x i64>
 883   %g = sub <2 x i64> %e, %f
 884   ret <2 x i64> %g
 885 }