llvm/test/CodeGen/RISCV/rvv/handle-noreg-with-implicit-def.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 3
   2 # RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs -run-pass=riscv-init-undef -o - %s | FileCheck %s --check-prefix=MIR
   3 ...
   4 ---
   5 name:            vrgather_all_undef
   6 tracksRegLiveness: true
   7 body:             |
   8   bb.0.entry:
   9     ; MIR-LABEL: name: vrgather_all_undef
  10     ; MIR: [[DEF:%[0-9]+]]:vr = IMPLICIT_DEF
  11     ; MIR-NEXT: [[DEF1:%[0-9]+]]:vr = IMPLICIT_DEF
  12     ; MIR-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
  13     ; MIR-NEXT: early-clobber %1:vr = PseudoVRGATHER_VI_M1 [[DEF1]], killed [[PseudoRVVInitUndefM1_]], 0, 0, 5 /* e32 */, 0 /* tu, mu */
  14     ; MIR-NEXT: $v8 = COPY %1
  15     ; MIR-NEXT: PseudoRET implicit $v8
  16     %2:vr = IMPLICIT_DEF
  17     early-clobber %1:vr = PseudoVRGATHER_VI_M1 $noreg, killed undef %2, 0, 0, 5 /* e32 */, 0 /* tu, mu */
  18     $v8 = COPY %1
  19     PseudoRET implicit $v8
  20
  21 ...