llvm/test/CodeGen/RISCV/rvv/pr63596.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc < %s -mtriple=riscv64 -mattr=+v -target-abi=lp64d | FileCheck %s
   3
   4 define <4 x float> @foo(ptr %0) nounwind {
   5 ; CHECK-LABEL: foo:
   6 ; CHECK:       # %bb.0:
   7 ; CHECK-NEXT:    addi sp, sp, -48
   8 ; CHECK-NEXT:    sd ra, 40(sp) # 8-byte Folded Spill
   9 ; CHECK-NEXT:    sd s0, 32(sp) # 8-byte Folded Spill
  10 ; CHECK-NEXT:    sd s1, 24(sp) # 8-byte Folded Spill
  11 ; CHECK-NEXT:    sd s2, 16(sp) # 8-byte Folded Spill
  12 ; CHECK-NEXT:    lhu s0, 6(a0)
  13 ; CHECK-NEXT:    lhu s1, 4(a0)
  14 ; CHECK-NEXT:    lhu s2, 0(a0)
  15 ; CHECK-NEXT:    lhu a0, 2(a0)
  16 ; CHECK-NEXT:    fmv.w.x fa0, a0
  17 ; CHECK-NEXT:    call __extendhfsf2
  18 ; CHECK-NEXT:    fsw fa0, 8(sp)
  19 ; CHECK-NEXT:    fmv.w.x fa0, s2
  20 ; CHECK-NEXT:    call __extendhfsf2
  21 ; CHECK-NEXT:    fsw fa0, 0(sp)
  22 ; CHECK-NEXT:    fmv.w.x fa0, s1
  23 ; CHECK-NEXT:    call __extendhfsf2
  24 ; CHECK-NEXT:    fsw fa0, 12(sp)
  25 ; CHECK-NEXT:    fmv.w.x fa0, s0
  26 ; CHECK-NEXT:    call __extendhfsf2
  27 ; CHECK-NEXT:    fsw fa0, 4(sp)
  28 ; CHECK-NEXT:    addi a0, sp, 8
  29 ; CHECK-NEXT:    vsetivli zero, 1, e32, mf2, ta, ma
  30 ; CHECK-NEXT:    vle32.v v9, (a0)
  31 ; CHECK-NEXT:    mv a0, sp
  32 ; CHECK-NEXT:    vle32.v v8, (a0)
  33 ; CHECK-NEXT:    vsetivli zero, 2, e32, m1, tu, ma
  34 ; CHECK-NEXT:    vslideup.vi v8, v9, 1
  35 ; CHECK-NEXT:    addi a0, sp, 12
  36 ; CHECK-NEXT:    vsetivli zero, 1, e32, mf2, ta, ma
  37 ; CHECK-NEXT:    vle32.v v9, (a0)
  38 ; CHECK-NEXT:    vsetivli zero, 3, e32, m1, tu, ma
  39 ; CHECK-NEXT:    vslideup.vi v8, v9, 2
  40 ; CHECK-NEXT:    addi a0, sp, 4
  41 ; CHECK-NEXT:    vsetivli zero, 1, e32, mf2, ta, ma
  42 ; CHECK-NEXT:    vle32.v v9, (a0)
  43 ; CHECK-NEXT:    vsetivli zero, 4, e32, m1, ta, ma
  44 ; CHECK-NEXT:    vslideup.vi v8, v9, 3
  45 ; CHECK-NEXT:    ld ra, 40(sp) # 8-byte Folded Reload
  46 ; CHECK-NEXT:    ld s0, 32(sp) # 8-byte Folded Reload
  47 ; CHECK-NEXT:    ld s1, 24(sp) # 8-byte Folded Reload
  48 ; CHECK-NEXT:    ld s2, 16(sp) # 8-byte Folded Reload
  49 ; CHECK-NEXT:    addi sp, sp, 48
  50 ; CHECK-NEXT:    ret
  51   %2 = load <4 x half>, ptr %0, align 2
  52   %3 = fpext <4 x half> %2 to <4 x float>
  53   ret <4 x float> %3
  54 }