llvm/test/CodeGen/RISCV/rvv/vfclass-vp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+d,+zfh,+zvfh,+v -target-abi=ilp32d \
   3 ; RUN:     -verify-machineinstrs < %s | FileCheck %s
   4 ; RUN: llc -mtriple=riscv64 -mattr=+d,+zfh,+zvfh,+v -target-abi=lp64d \
   5 ; RUN:     -verify-machineinstrs < %s | FileCheck %s
   6
   7 define <vscale x 2 x i1> @isnan_nxv2f16(<vscale x 2 x half> %x, <vscale x 2 x i1> %m, i32 zeroext %evl) {
   8 ; CHECK-LABEL: isnan_nxv2f16:
   9 ; CHECK:       # %bb.0:
  10 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
  11 ; CHECK-NEXT:    vfclass.v v8, v8, v0.t
  12 ; CHECK-NEXT:    li a0, 768
  13 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf2, ta, ma
  14 ; CHECK-NEXT:    vand.vx v8, v8, a0
  15 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
  16 ; CHECK-NEXT:    ret
  17   %1 = call <vscale x 2 x i1> @llvm.vp.is.fpclass.nxv2f16(<vscale x 2 x half> %x, i32 3, <vscale x 2 x i1> %m, i32 %evl)  ; nan
  18   ret <vscale x 2 x i1> %1
  19 }
  20
  21 define <vscale x 2 x i1> @isnan_nxv2f16_unmasked(<vscale x 2 x half> %x, i32 zeroext %evl) {
  22 ; CHECK-LABEL: isnan_nxv2f16_unmasked:
  23 ; CHECK:       # %bb.0:
  24 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
  25 ; CHECK-NEXT:    vfclass.v v8, v8
  26 ; CHECK-NEXT:    li a0, 768
  27 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf2, ta, ma
  28 ; CHECK-NEXT:    vand.vx v8, v8, a0
  29 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
  30 ; CHECK-NEXT:    ret
  31   %head = insertelement <vscale x 2 x i1> poison, i1 true, i32 0
  32   %m = shufflevector <vscale x 2 x i1> %head, <vscale x 2 x i1> poison, <vscale x 2 x i32> zeroinitializer
  33   %1 = call <vscale x 2 x i1> @llvm.vp.is.fpclass.nxv2f16(<vscale x 2 x half> %x, i32 3, <vscale x 2 x i1> %m, i32 %evl)  ; nan
  34   ret <vscale x 2 x i1> %1
  35 }
  36
  37 define <vscale x 2 x i1> @isnan_nxv2f32(<vscale x 2 x float> %x, <vscale x 2 x i1> %m, i32 zeroext %evl) {
  38 ; CHECK-LABEL: isnan_nxv2f32:
  39 ; CHECK:       # %bb.0:
  40 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
  41 ; CHECK-NEXT:    vfclass.v v8, v8, v0.t
  42 ; CHECK-NEXT:    li a0, 927
  43 ; CHECK-NEXT:    vsetvli a1, zero, e32, m1, ta, ma
  44 ; CHECK-NEXT:    vand.vx v8, v8, a0
  45 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
  46 ; CHECK-NEXT:    ret
  47   %1 = call <vscale x 2 x i1> @llvm.vp.is.fpclass.nxv2f32(<vscale x 2 x float> %x, i32 639, <vscale x 2 x i1> %m, i32 %evl)
  48   ret <vscale x 2 x i1> %1
  49 }
  50
  51 define <vscale x 2 x i1> @isnan_nxv2f32_unmasked(<vscale x 2 x float> %x, i32 zeroext %evl) {
  52 ; CHECK-LABEL: isnan_nxv2f32_unmasked:
  53 ; CHECK:       # %bb.0:
  54 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
  55 ; CHECK-NEXT:    vfclass.v v8, v8
  56 ; CHECK-NEXT:    li a0, 927
  57 ; CHECK-NEXT:    vsetvli a1, zero, e32, m1, ta, ma
  58 ; CHECK-NEXT:    vand.vx v8, v8, a0
  59 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
  60 ; CHECK-NEXT:    ret
  61   %head = insertelement <vscale x 2 x i1> poison, i1 true, i32 0
  62   %m = shufflevector <vscale x 2 x i1> %head, <vscale x 2 x i1> poison, <vscale x 2 x i32> zeroinitializer
  63   %1 = call <vscale x 2 x i1> @llvm.vp.is.fpclass.nxv2f32(<vscale x 2 x float> %x, i32 639, <vscale x 2 x i1> %m, i32 %evl)
  64   ret <vscale x 2 x i1> %1
  65 }
  66
  67 define <vscale x 4 x i1> @isnan_nxv4f32(<vscale x 4 x float> %x, <vscale x 4 x i1> %m, i32 zeroext %evl) {
  68 ; CHECK-LABEL: isnan_nxv4f32:
  69 ; CHECK:       # %bb.0:
  70 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
  71 ; CHECK-NEXT:    vfclass.v v8, v8, v0.t
  72 ; CHECK-NEXT:    li a0, 768
  73 ; CHECK-NEXT:    vsetvli a1, zero, e32, m2, ta, ma
  74 ; CHECK-NEXT:    vand.vx v8, v8, a0
  75 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
  76 ; CHECK-NEXT:    ret
  77   %1 = call <vscale x 4 x i1> @llvm.vp.is.fpclass.nxv4f32(<vscale x 4 x float> %x, i32 3, <vscale x 4 x i1> %m, i32 %evl)  ; nan
  78   ret <vscale x 4 x i1> %1
  79 }
  80
  81 define <vscale x 4 x i1> @isnan_nxv4f32_unmasked(<vscale x 4 x float> %x, i32 zeroext %evl) {
  82 ; CHECK-LABEL: isnan_nxv4f32_unmasked:
  83 ; CHECK:       # %bb.0:
  84 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
  85 ; CHECK-NEXT:    vfclass.v v8, v8
  86 ; CHECK-NEXT:    li a0, 768
  87 ; CHECK-NEXT:    vsetvli a1, zero, e32, m2, ta, ma
  88 ; CHECK-NEXT:    vand.vx v8, v8, a0
  89 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
  90 ; CHECK-NEXT:    ret
  91   %head = insertelement <vscale x 4 x i1> poison, i1 true, i32 0
  92   %m = shufflevector <vscale x 4 x i1> %head, <vscale x 4 x i1> poison, <vscale x 4 x i32> zeroinitializer
  93   %1 = call <vscale x 4 x i1> @llvm.vp.is.fpclass.nxv4f32(<vscale x 4 x float> %x, i32 3, <vscale x 4 x i1> %m, i32 %evl)  ; nan
  94   ret <vscale x 4 x i1> %1
  95 }
  96
  97 define <vscale x 8 x i1> @isnan_nxv8f32(<vscale x 8 x float> %x,  <vscale x 8 x i1> %m, i32 zeroext %evl) {
  98 ; CHECK-LABEL: isnan_nxv8f32:
  99 ; CHECK:       # %bb.0:
 100 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
 101 ; CHECK-NEXT:    vfclass.v v8, v8, v0.t
 102 ; CHECK-NEXT:    li a0, 512
 103 ; CHECK-NEXT:    vsetvli a1, zero, e32, m4, ta, ma
 104 ; CHECK-NEXT:    vmseq.vx v0, v8, a0
 105 ; CHECK-NEXT:    ret
 106   %1 = call <vscale x 8 x i1> @llvm.vp.is.fpclass.nxv8f32(<vscale x 8 x float> %x, i32 2, <vscale x 8 x i1> %m, i32 %evl)
 107   ret <vscale x 8 x i1> %1
 108 }
 109
 110 define <vscale x 8 x i1> @isnan_nxv8f32_unmasked(<vscale x 8 x float> %x, i32 zeroext %evl) {
 111 ; CHECK-LABEL: isnan_nxv8f32_unmasked:
 112 ; CHECK:       # %bb.0:
 113 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
 114 ; CHECK-NEXT:    vfclass.v v8, v8
 115 ; CHECK-NEXT:    li a0, 512
 116 ; CHECK-NEXT:    vsetvli a1, zero, e32, m4, ta, ma
 117 ; CHECK-NEXT:    vmseq.vx v0, v8, a0
 118 ; CHECK-NEXT:    ret
 119   %head = insertelement <vscale x 8 x i1> poison, i1 true, i32 0
 120   %m = shufflevector <vscale x 8 x i1> %head, <vscale x 8 x i1> poison, <vscale x 8 x i32> zeroinitializer
 121   %1 = call <vscale x 8 x i1> @llvm.vp.is.fpclass.nxv8f32(<vscale x 8 x float> %x, i32 2, <vscale x 8 x i1> %m, i32 %evl)
 122   ret <vscale x 8 x i1> %1
 123 }
 124
 125 define <vscale x 16 x i1> @isnan_nxv16f32(<vscale x 16 x float> %x, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 126 ; CHECK-LABEL: isnan_nxv16f32:
 127 ; CHECK:       # %bb.0:
 128 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
 129 ; CHECK-NEXT:    vfclass.v v8, v8, v0.t
 130 ; CHECK-NEXT:    li a0, 256
 131 ; CHECK-NEXT:    vsetvli a1, zero, e32, m8, ta, ma
 132 ; CHECK-NEXT:    vmseq.vx v0, v8, a0
 133 ; CHECK-NEXT:    ret
 134   %1 = call <vscale x 16 x i1> @llvm.vp.is.fpclass.nxv16f32(<vscale x 16 x float> %x, i32 1, <vscale x 16 x i1> %m, i32 %evl)
 135   ret <vscale x 16 x i1> %1
 136 }
 137
 138 define <vscale x 16 x i1> @isnan_nxv16f32_unmasked(<vscale x 16 x float> %x, i32 zeroext %evl) {
 139 ; CHECK-LABEL: isnan_nxv16f32_unmasked:
 140 ; CHECK:       # %bb.0:
 141 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
 142 ; CHECK-NEXT:    vfclass.v v8, v8
 143 ; CHECK-NEXT:    li a0, 256
 144 ; CHECK-NEXT:    vsetvli a1, zero, e32, m8, ta, ma
 145 ; CHECK-NEXT:    vmseq.vx v0, v8, a0
 146 ; CHECK-NEXT:    ret
 147     %head = insertelement <vscale x 16 x i1> poison, i1 true, i32 0
 148   %m = shufflevector <vscale x 16 x i1> %head, <vscale x 16 x i1> poison, <vscale x 16 x i32> zeroinitializer
 149   %1 = call <vscale x 16 x i1> @llvm.vp.is.fpclass.nxv16f32(<vscale x 16 x float> %x, i32 1, <vscale x 16 x i1> %m, i32 %evl)
 150   ret <vscale x 16 x i1> %1
 151 }
 152
 153 define <vscale x 2 x i1> @isnormal_nxv2f64(<vscale x 2 x double> %x, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 154 ; CHECK-LABEL: isnormal_nxv2f64:
 155 ; CHECK:       # %bb.0:
 156 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 157 ; CHECK-NEXT:    vfclass.v v8, v8, v0.t
 158 ; CHECK-NEXT:    li a0, 129
 159 ; CHECK-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 160 ; CHECK-NEXT:    vand.vx v8, v8, a0
 161 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 162 ; CHECK-NEXT:    ret
 163   %1 = call <vscale x 2 x i1> @llvm.vp.is.fpclass.nxv2f64(<vscale x 2 x double> %x, i32 516, <vscale x 2 x i1> %m, i32 %evl) ; 0x204 = "inf"
 164   ret <vscale x 2 x i1> %1
 165 }
 166
 167 define <vscale x 2 x i1> @isnormal_nxv2f64_unmasked(<vscale x 2 x double> %x, i32 zeroext %evl) {
 168 ; CHECK-LABEL: isnormal_nxv2f64_unmasked:
 169 ; CHECK:       # %bb.0:
 170 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 171 ; CHECK-NEXT:    vfclass.v v8, v8
 172 ; CHECK-NEXT:    li a0, 129
 173 ; CHECK-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 174 ; CHECK-NEXT:    vand.vx v8, v8, a0
 175 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 176 ; CHECK-NEXT:    ret
 177   %head = insertelement <vscale x 2 x i1> poison, i1 true, i32 0
 178   %m = shufflevector <vscale x 2 x i1> %head, <vscale x 2 x i1> poison, <vscale x 2 x i32> zeroinitializer
 179   %1 = call <vscale x 2 x i1> @llvm.vp.is.fpclass.nxv2f64(<vscale x 2 x double> %x, i32 516, <vscale x 2 x i1> %m, i32 %evl) ; 0x204 = "inf"
 180   ret <vscale x 2 x i1> %1
 181 }
 182
 183 define <vscale x 4 x i1> @isposinf_nxv4f64(<vscale x 4 x double> %x, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 184 ; CHECK-LABEL: isposinf_nxv4f64:
 185 ; CHECK:       # %bb.0:
 186 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
 187 ; CHECK-NEXT:    vfclass.v v8, v8, v0.t
 188 ; CHECK-NEXT:    li a0, 128
 189 ; CHECK-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 190 ; CHECK-NEXT:    vmseq.vx v0, v8, a0
 191 ; CHECK-NEXT:    ret
 192   %1 = call <vscale x 4 x i1> @llvm.vp.is.fpclass.nxv4f64(<vscale x 4 x double> %x, i32 512, <vscale x 4 x i1> %m, i32 %evl) ; 0x200 = "+inf"
 193   ret <vscale x 4 x i1> %1
 194 }
 195
 196 define <vscale x 4 x i1> @isposinf_nxv4f64_unmasked(<vscale x 4 x double> %x, i32 zeroext %evl) {
 197 ; CHECK-LABEL: isposinf_nxv4f64_unmasked:
 198 ; CHECK:       # %bb.0:
 199 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
 200 ; CHECK-NEXT:    vfclass.v v8, v8
 201 ; CHECK-NEXT:    li a0, 128
 202 ; CHECK-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 203 ; CHECK-NEXT:    vmseq.vx v0, v8, a0
 204 ; CHECK-NEXT:    ret
 205   %head = insertelement <vscale x 4 x i1> poison, i1 true, i32 0
 206   %m = shufflevector <vscale x 4 x i1> %head, <vscale x 4 x i1> poison, <vscale x 4 x i32> zeroinitializer
 207   %1 = call <vscale x 4 x i1> @llvm.vp.is.fpclass.nxv4f64(<vscale x 4 x double> %x, i32 512, <vscale x 4 x i1> %m, i32 %evl) ; 0x200 = "+inf"
 208   ret <vscale x 4 x i1> %1
 209 }
 210
 211 define <vscale x 8 x i1> @isneginf_nxv8f64(<vscale x 8 x double> %x, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 212 ; CHECK-LABEL: isneginf_nxv8f64:
 213 ; CHECK:       # %bb.0:
 214 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
 215 ; CHECK-NEXT:    vfclass.v v8, v8, v0.t
 216 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
 217 ; CHECK-NEXT:    vmseq.vi v0, v8, 1
 218 ; CHECK-NEXT:    ret
 219   %1 = call <vscale x 8 x i1> @llvm.vp.is.fpclass.nxv8f64(<vscale x 8 x double> %x, i32 4, <vscale x 8 x i1> %m, i32 %evl) ; "-inf"
 220   ret <vscale x 8 x i1> %1
 221 }
 222
 223 define <vscale x 8 x i1> @isneginf_nxv8f64_unmasked(<vscale x 8 x double> %x, i32 zeroext %evl) {
 224 ; CHECK-LABEL: isneginf_nxv8f64_unmasked:
 225 ; CHECK:       # %bb.0:
 226 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
 227 ; CHECK-NEXT:    vfclass.v v8, v8
 228 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
 229 ; CHECK-NEXT:    vmseq.vi v0, v8, 1
 230 ; CHECK-NEXT:    ret
 231   %head = insertelement <vscale x 8 x i1> poison, i1 true, i32 0
 232   %m = shufflevector <vscale x 8 x i1> %head, <vscale x 8 x i1> poison, <vscale x 8 x i32> zeroinitializer
 233   %1 = call <vscale x 8 x i1> @llvm.vp.is.fpclass.nxv8f64(<vscale x 8 x double> %x, i32 4, <vscale x 8 x i1> %m, i32 %evl) ; "-inf"
 234   ret <vscale x 8 x i1> %1
 235 }
 236
 237
 238 declare <vscale x 2 x i1> @llvm.vp.is.fpclass.nxv2f16(<vscale x 2 x half>, i32, <vscale x 2 x i1>, i32)
 239 declare <vscale x 2 x i1> @llvm.vp.is.fpclass.nxv2f32(<vscale x 2 x float>, i32, <vscale x 2 x i1>, i32)
 240 declare <vscale x 4 x i1> @llvm.vp.is.fpclass.nxv4f32(<vscale x 4 x float>, i32, <vscale x 4 x i1>, i32)
 241 declare <vscale x 8 x i1> @llvm.vp.is.fpclass.nxv8f32(<vscale x 8 x float>, i32, <vscale x 8 x i1>, i32)
 242 declare <vscale x 16 x i1> @llvm.vp.is.fpclass.nxv16f32(<vscale x 16 x float>, i32, <vscale x 16 x i1>, i32)
 243 declare <vscale x 2 x i1> @llvm.vp.is.fpclass.nxv2f64(<vscale x 2 x double>, i32, <vscale x 2 x i1>, i32)
 244 declare <vscale x 4 x i1> @llvm.vp.is.fpclass.nxv4f64(<vscale x 4 x double>, i32, <vscale x 4 x i1>, i32)
 245 declare <vscale x 8 x i1> @llvm.vp.is.fpclass.nxv8f64(<vscale x 8 x double>, i32, <vscale x 8 x i1>, i32)