llvm/test/CodeGen/RISCV/rvv/vremu-sdnode.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV32,RV32-V
   3 ; RUN: llc -mtriple=riscv32 -mattr=+zve64x -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV32,ZVE64X
   4 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV64,RV64-V
   5 ; RUN: llc -mtriple=riscv64 -mattr=+zve64x -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV64,ZVE64X
   6
   7 define <vscale x 1 x i8> @vremu_vv_nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %vb) {
   8 ; CHECK-LABEL: vremu_vv_nxv1i8:
   9 ; CHECK:       # %bb.0:
  10 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf8, ta, ma
  11 ; CHECK-NEXT:    vremu.vv v8, v8, v9
  12 ; CHECK-NEXT:    ret
  13   %vc = urem <vscale x 1 x i8> %va, %vb
  14   ret <vscale x 1 x i8> %vc
  15 }
  16
  17 define <vscale x 1 x i8> @vremu_vx_nxv1i8(<vscale x 1 x i8> %va, i8 signext %b) {
  18 ; CHECK-LABEL: vremu_vx_nxv1i8:
  19 ; CHECK:       # %bb.0:
  20 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf8, ta, ma
  21 ; CHECK-NEXT:    vremu.vx v8, v8, a0
  22 ; CHECK-NEXT:    ret
  23   %head = insertelement <vscale x 1 x i8> poison, i8 %b, i32 0
  24   %splat = shufflevector <vscale x 1 x i8> %head, <vscale x 1 x i8> poison, <vscale x 1 x i32> zeroinitializer
  25   %vc = urem <vscale x 1 x i8> %va, %splat
  26   ret <vscale x 1 x i8> %vc
  27 }
  28
  29 define <vscale x 1 x i8> @vremu_vi_nxv1i8_0(<vscale x 1 x i8> %va) {
  30 ; CHECK-LABEL: vremu_vi_nxv1i8_0:
  31 ; CHECK:       # %bb.0:
  32 ; CHECK-NEXT:    li a0, 33
  33 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf8, ta, ma
  34 ; CHECK-NEXT:    vmulhu.vx v9, v8, a0
  35 ; CHECK-NEXT:    vsrl.vi v9, v9, 5
  36 ; CHECK-NEXT:    li a0, -7
  37 ; CHECK-NEXT:    vnmsac.vx v8, a0, v9
  38 ; CHECK-NEXT:    ret
  39   %head = insertelement <vscale x 1 x i8> poison, i8 -7, i32 0
  40   %splat = shufflevector <vscale x 1 x i8> %head, <vscale x 1 x i8> poison, <vscale x 1 x i32> zeroinitializer
  41   %vc = urem <vscale x 1 x i8> %va, %splat
  42   ret <vscale x 1 x i8> %vc
  43 }
  44
  45 define <vscale x 2 x i8> @vremu_vv_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %vb) {
  46 ; CHECK-LABEL: vremu_vv_nxv2i8:
  47 ; CHECK:       # %bb.0:
  48 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf4, ta, ma
  49 ; CHECK-NEXT:    vremu.vv v8, v8, v9
  50 ; CHECK-NEXT:    ret
  51   %vc = urem <vscale x 2 x i8> %va, %vb
  52   ret <vscale x 2 x i8> %vc
  53 }
  54
  55 define <vscale x 2 x i8> @vremu_vx_nxv2i8(<vscale x 2 x i8> %va, i8 signext %b) {
  56 ; CHECK-LABEL: vremu_vx_nxv2i8:
  57 ; CHECK:       # %bb.0:
  58 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf4, ta, ma
  59 ; CHECK-NEXT:    vremu.vx v8, v8, a0
  60 ; CHECK-NEXT:    ret
  61   %head = insertelement <vscale x 2 x i8> poison, i8 %b, i32 0
  62   %splat = shufflevector <vscale x 2 x i8> %head, <vscale x 2 x i8> poison, <vscale x 2 x i32> zeroinitializer
  63   %vc = urem <vscale x 2 x i8> %va, %splat
  64   ret <vscale x 2 x i8> %vc
  65 }
  66
  67 define <vscale x 2 x i8> @vremu_vi_nxv2i8_0(<vscale x 2 x i8> %va) {
  68 ; CHECK-LABEL: vremu_vi_nxv2i8_0:
  69 ; CHECK:       # %bb.0:
  70 ; CHECK-NEXT:    li a0, 33
  71 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf4, ta, ma
  72 ; CHECK-NEXT:    vmulhu.vx v9, v8, a0
  73 ; CHECK-NEXT:    vsrl.vi v9, v9, 5
  74 ; CHECK-NEXT:    li a0, -7
  75 ; CHECK-NEXT:    vnmsac.vx v8, a0, v9
  76 ; CHECK-NEXT:    ret
  77   %head = insertelement <vscale x 2 x i8> poison, i8 -7, i32 0
  78   %splat = shufflevector <vscale x 2 x i8> %head, <vscale x 2 x i8> poison, <vscale x 2 x i32> zeroinitializer
  79   %vc = urem <vscale x 2 x i8> %va, %splat
  80   ret <vscale x 2 x i8> %vc
  81 }
  82
  83 define <vscale x 4 x i8> @vremu_vv_nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %vb) {
  84 ; CHECK-LABEL: vremu_vv_nxv4i8:
  85 ; CHECK:       # %bb.0:
  86 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf2, ta, ma
  87 ; CHECK-NEXT:    vremu.vv v8, v8, v9
  88 ; CHECK-NEXT:    ret
  89   %vc = urem <vscale x 4 x i8> %va, %vb
  90   ret <vscale x 4 x i8> %vc
  91 }
  92
  93 define <vscale x 4 x i8> @vremu_vx_nxv4i8(<vscale x 4 x i8> %va, i8 signext %b) {
  94 ; CHECK-LABEL: vremu_vx_nxv4i8:
  95 ; CHECK:       # %bb.0:
  96 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf2, ta, ma
  97 ; CHECK-NEXT:    vremu.vx v8, v8, a0
  98 ; CHECK-NEXT:    ret
  99   %head = insertelement <vscale x 4 x i8> poison, i8 %b, i32 0
 100   %splat = shufflevector <vscale x 4 x i8> %head, <vscale x 4 x i8> poison, <vscale x 4 x i32> zeroinitializer
 101   %vc = urem <vscale x 4 x i8> %va, %splat
 102   ret <vscale x 4 x i8> %vc
 103 }
 104
 105 define <vscale x 4 x i8> @vremu_vi_nxv4i8_0(<vscale x 4 x i8> %va) {
 106 ; CHECK-LABEL: vremu_vi_nxv4i8_0:
 107 ; CHECK:       # %bb.0:
 108 ; CHECK-NEXT:    li a0, 33
 109 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf2, ta, ma
 110 ; CHECK-NEXT:    vmulhu.vx v9, v8, a0
 111 ; CHECK-NEXT:    vsrl.vi v9, v9, 5
 112 ; CHECK-NEXT:    li a0, -7
 113 ; CHECK-NEXT:    vnmsac.vx v8, a0, v9
 114 ; CHECK-NEXT:    ret
 115   %head = insertelement <vscale x 4 x i8> poison, i8 -7, i32 0
 116   %splat = shufflevector <vscale x 4 x i8> %head, <vscale x 4 x i8> poison, <vscale x 4 x i32> zeroinitializer
 117   %vc = urem <vscale x 4 x i8> %va, %splat
 118   ret <vscale x 4 x i8> %vc
 119 }
 120
 121 define <vscale x 8 x i8> @vremu_vv_nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb) {
 122 ; CHECK-LABEL: vremu_vv_nxv8i8:
 123 ; CHECK:       # %bb.0:
 124 ; CHECK-NEXT:    vsetvli a0, zero, e8, m1, ta, ma
 125 ; CHECK-NEXT:    vremu.vv v8, v8, v9
 126 ; CHECK-NEXT:    ret
 127   %vc = urem <vscale x 8 x i8> %va, %vb
 128   ret <vscale x 8 x i8> %vc
 129 }
 130
 131 define <vscale x 8 x i8> @vremu_vx_nxv8i8(<vscale x 8 x i8> %va, i8 signext %b) {
 132 ; CHECK-LABEL: vremu_vx_nxv8i8:
 133 ; CHECK:       # %bb.0:
 134 ; CHECK-NEXT:    vsetvli a1, zero, e8, m1, ta, ma
 135 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 136 ; CHECK-NEXT:    ret
 137   %head = insertelement <vscale x 8 x i8> poison, i8 %b, i32 0
 138   %splat = shufflevector <vscale x 8 x i8> %head, <vscale x 8 x i8> poison, <vscale x 8 x i32> zeroinitializer
 139   %vc = urem <vscale x 8 x i8> %va, %splat
 140   ret <vscale x 8 x i8> %vc
 141 }
 142
 143 define <vscale x 8 x i8> @vremu_vi_nxv8i8_0(<vscale x 8 x i8> %va) {
 144 ; CHECK-LABEL: vremu_vi_nxv8i8_0:
 145 ; CHECK:       # %bb.0:
 146 ; CHECK-NEXT:    li a0, 33
 147 ; CHECK-NEXT:    vsetvli a1, zero, e8, m1, ta, ma
 148 ; CHECK-NEXT:    vmulhu.vx v9, v8, a0
 149 ; CHECK-NEXT:    vsrl.vi v9, v9, 5
 150 ; CHECK-NEXT:    li a0, -7
 151 ; CHECK-NEXT:    vnmsac.vx v8, a0, v9
 152 ; CHECK-NEXT:    ret
 153   %head = insertelement <vscale x 8 x i8> poison, i8 -7, i32 0
 154   %splat = shufflevector <vscale x 8 x i8> %head, <vscale x 8 x i8> poison, <vscale x 8 x i32> zeroinitializer
 155   %vc = urem <vscale x 8 x i8> %va, %splat
 156   ret <vscale x 8 x i8> %vc
 157 }
 158
 159 define <vscale x 16 x i8> @vremu_vv_nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %vb) {
 160 ; CHECK-LABEL: vremu_vv_nxv16i8:
 161 ; CHECK:       # %bb.0:
 162 ; CHECK-NEXT:    vsetvli a0, zero, e8, m2, ta, ma
 163 ; CHECK-NEXT:    vremu.vv v8, v8, v10
 164 ; CHECK-NEXT:    ret
 165   %vc = urem <vscale x 16 x i8> %va, %vb
 166   ret <vscale x 16 x i8> %vc
 167 }
 168
 169 define <vscale x 16 x i8> @vremu_vx_nxv16i8(<vscale x 16 x i8> %va, i8 signext %b) {
 170 ; CHECK-LABEL: vremu_vx_nxv16i8:
 171 ; CHECK:       # %bb.0:
 172 ; CHECK-NEXT:    vsetvli a1, zero, e8, m2, ta, ma
 173 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 174 ; CHECK-NEXT:    ret
 175   %head = insertelement <vscale x 16 x i8> poison, i8 %b, i32 0
 176   %splat = shufflevector <vscale x 16 x i8> %head, <vscale x 16 x i8> poison, <vscale x 16 x i32> zeroinitializer
 177   %vc = urem <vscale x 16 x i8> %va, %splat
 178   ret <vscale x 16 x i8> %vc
 179 }
 180
 181 define <vscale x 16 x i8> @vremu_vi_nxv16i8_0(<vscale x 16 x i8> %va) {
 182 ; CHECK-LABEL: vremu_vi_nxv16i8_0:
 183 ; CHECK:       # %bb.0:
 184 ; CHECK-NEXT:    li a0, 33
 185 ; CHECK-NEXT:    vsetvli a1, zero, e8, m2, ta, ma
 186 ; CHECK-NEXT:    vmulhu.vx v10, v8, a0
 187 ; CHECK-NEXT:    vsrl.vi v10, v10, 5
 188 ; CHECK-NEXT:    li a0, -7
 189 ; CHECK-NEXT:    vnmsac.vx v8, a0, v10
 190 ; CHECK-NEXT:    ret
 191   %head = insertelement <vscale x 16 x i8> poison, i8 -7, i32 0
 192   %splat = shufflevector <vscale x 16 x i8> %head, <vscale x 16 x i8> poison, <vscale x 16 x i32> zeroinitializer
 193   %vc = urem <vscale x 16 x i8> %va, %splat
 194   ret <vscale x 16 x i8> %vc
 195 }
 196
 197 define <vscale x 32 x i8> @vremu_vv_nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %vb) {
 198 ; CHECK-LABEL: vremu_vv_nxv32i8:
 199 ; CHECK:       # %bb.0:
 200 ; CHECK-NEXT:    vsetvli a0, zero, e8, m4, ta, ma
 201 ; CHECK-NEXT:    vremu.vv v8, v8, v12
 202 ; CHECK-NEXT:    ret
 203   %vc = urem <vscale x 32 x i8> %va, %vb
 204   ret <vscale x 32 x i8> %vc
 205 }
 206
 207 define <vscale x 32 x i8> @vremu_vx_nxv32i8(<vscale x 32 x i8> %va, i8 signext %b) {
 208 ; CHECK-LABEL: vremu_vx_nxv32i8:
 209 ; CHECK:       # %bb.0:
 210 ; CHECK-NEXT:    vsetvli a1, zero, e8, m4, ta, ma
 211 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 212 ; CHECK-NEXT:    ret
 213   %head = insertelement <vscale x 32 x i8> poison, i8 %b, i32 0
 214   %splat = shufflevector <vscale x 32 x i8> %head, <vscale x 32 x i8> poison, <vscale x 32 x i32> zeroinitializer
 215   %vc = urem <vscale x 32 x i8> %va, %splat
 216   ret <vscale x 32 x i8> %vc
 217 }
 218
 219 define <vscale x 32 x i8> @vremu_vi_nxv32i8_0(<vscale x 32 x i8> %va) {
 220 ; CHECK-LABEL: vremu_vi_nxv32i8_0:
 221 ; CHECK:       # %bb.0:
 222 ; CHECK-NEXT:    li a0, 33
 223 ; CHECK-NEXT:    vsetvli a1, zero, e8, m4, ta, ma
 224 ; CHECK-NEXT:    vmulhu.vx v12, v8, a0
 225 ; CHECK-NEXT:    vsrl.vi v12, v12, 5
 226 ; CHECK-NEXT:    li a0, -7
 227 ; CHECK-NEXT:    vnmsac.vx v8, a0, v12
 228 ; CHECK-NEXT:    ret
 229   %head = insertelement <vscale x 32 x i8> poison, i8 -7, i32 0
 230   %splat = shufflevector <vscale x 32 x i8> %head, <vscale x 32 x i8> poison, <vscale x 32 x i32> zeroinitializer
 231   %vc = urem <vscale x 32 x i8> %va, %splat
 232   ret <vscale x 32 x i8> %vc
 233 }
 234
 235 define <vscale x 64 x i8> @vremu_vv_nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %vb) {
 236 ; CHECK-LABEL: vremu_vv_nxv64i8:
 237 ; CHECK:       # %bb.0:
 238 ; CHECK-NEXT:    vsetvli a0, zero, e8, m8, ta, ma
 239 ; CHECK-NEXT:    vremu.vv v8, v8, v16
 240 ; CHECK-NEXT:    ret
 241   %vc = urem <vscale x 64 x i8> %va, %vb
 242   ret <vscale x 64 x i8> %vc
 243 }
 244
 245 define <vscale x 64 x i8> @vremu_vx_nxv64i8(<vscale x 64 x i8> %va, i8 signext %b) {
 246 ; CHECK-LABEL: vremu_vx_nxv64i8:
 247 ; CHECK:       # %bb.0:
 248 ; CHECK-NEXT:    vsetvli a1, zero, e8, m8, ta, ma
 249 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 250 ; CHECK-NEXT:    ret
 251   %head = insertelement <vscale x 64 x i8> poison, i8 %b, i32 0
 252   %splat = shufflevector <vscale x 64 x i8> %head, <vscale x 64 x i8> poison, <vscale x 64 x i32> zeroinitializer
 253   %vc = urem <vscale x 64 x i8> %va, %splat
 254   ret <vscale x 64 x i8> %vc
 255 }
 256
 257 define <vscale x 64 x i8> @vremu_vi_nxv64i8_0(<vscale x 64 x i8> %va) {
 258 ; CHECK-LABEL: vremu_vi_nxv64i8_0:
 259 ; CHECK:       # %bb.0:
 260 ; CHECK-NEXT:    li a0, 33
 261 ; CHECK-NEXT:    vsetvli a1, zero, e8, m8, ta, ma
 262 ; CHECK-NEXT:    vmulhu.vx v16, v8, a0
 263 ; CHECK-NEXT:    vsrl.vi v16, v16, 5
 264 ; CHECK-NEXT:    li a0, -7
 265 ; CHECK-NEXT:    vnmsac.vx v8, a0, v16
 266 ; CHECK-NEXT:    ret
 267   %head = insertelement <vscale x 64 x i8> poison, i8 -7, i32 0
 268   %splat = shufflevector <vscale x 64 x i8> %head, <vscale x 64 x i8> poison, <vscale x 64 x i32> zeroinitializer
 269   %vc = urem <vscale x 64 x i8> %va, %splat
 270   ret <vscale x 64 x i8> %vc
 271 }
 272
 273 define <vscale x 1 x i16> @vremu_vv_nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %vb) {
 274 ; CHECK-LABEL: vremu_vv_nxv1i16:
 275 ; CHECK:       # %bb.0:
 276 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf4, ta, ma
 277 ; CHECK-NEXT:    vremu.vv v8, v8, v9
 278 ; CHECK-NEXT:    ret
 279   %vc = urem <vscale x 1 x i16> %va, %vb
 280   ret <vscale x 1 x i16> %vc
 281 }
 282
 283 define <vscale x 1 x i16> @vremu_vx_nxv1i16(<vscale x 1 x i16> %va, i16 signext %b) {
 284 ; CHECK-LABEL: vremu_vx_nxv1i16:
 285 ; CHECK:       # %bb.0:
 286 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf4, ta, ma
 287 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 288 ; CHECK-NEXT:    ret
 289   %head = insertelement <vscale x 1 x i16> poison, i16 %b, i32 0
 290   %splat = shufflevector <vscale x 1 x i16> %head, <vscale x 1 x i16> poison, <vscale x 1 x i32> zeroinitializer
 291   %vc = urem <vscale x 1 x i16> %va, %splat
 292   ret <vscale x 1 x i16> %vc
 293 }
 294
 295 define <vscale x 1 x i16> @vremu_vi_nxv1i16_0(<vscale x 1 x i16> %va) {
 296 ; CHECK-LABEL: vremu_vi_nxv1i16_0:
 297 ; CHECK:       # %bb.0:
 298 ; CHECK-NEXT:    lui a0, 2
 299 ; CHECK-NEXT:    addi a0, a0, 1
 300 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf4, ta, ma
 301 ; CHECK-NEXT:    vmulhu.vx v9, v8, a0
 302 ; CHECK-NEXT:    vsrl.vi v9, v9, 13
 303 ; CHECK-NEXT:    li a0, -7
 304 ; CHECK-NEXT:    vnmsac.vx v8, a0, v9
 305 ; CHECK-NEXT:    ret
 306   %head = insertelement <vscale x 1 x i16> poison, i16 -7, i32 0
 307   %splat = shufflevector <vscale x 1 x i16> %head, <vscale x 1 x i16> poison, <vscale x 1 x i32> zeroinitializer
 308   %vc = urem <vscale x 1 x i16> %va, %splat
 309   ret <vscale x 1 x i16> %vc
 310 }
 311
 312 define <vscale x 2 x i16> @vremu_vv_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %vb) {
 313 ; CHECK-LABEL: vremu_vv_nxv2i16:
 314 ; CHECK:       # %bb.0:
 315 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 316 ; CHECK-NEXT:    vremu.vv v8, v8, v9
 317 ; CHECK-NEXT:    ret
 318   %vc = urem <vscale x 2 x i16> %va, %vb
 319   ret <vscale x 2 x i16> %vc
 320 }
 321
 322 define <vscale x 2 x i16> @vremu_vx_nxv2i16(<vscale x 2 x i16> %va, i16 signext %b) {
 323 ; CHECK-LABEL: vremu_vx_nxv2i16:
 324 ; CHECK:       # %bb.0:
 325 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf2, ta, ma
 326 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 327 ; CHECK-NEXT:    ret
 328   %head = insertelement <vscale x 2 x i16> poison, i16 %b, i32 0
 329   %splat = shufflevector <vscale x 2 x i16> %head, <vscale x 2 x i16> poison, <vscale x 2 x i32> zeroinitializer
 330   %vc = urem <vscale x 2 x i16> %va, %splat
 331   ret <vscale x 2 x i16> %vc
 332 }
 333
 334 define <vscale x 2 x i16> @vremu_vi_nxv2i16_0(<vscale x 2 x i16> %va) {
 335 ; CHECK-LABEL: vremu_vi_nxv2i16_0:
 336 ; CHECK:       # %bb.0:
 337 ; CHECK-NEXT:    lui a0, 2
 338 ; CHECK-NEXT:    addi a0, a0, 1
 339 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf2, ta, ma
 340 ; CHECK-NEXT:    vmulhu.vx v9, v8, a0
 341 ; CHECK-NEXT:    vsrl.vi v9, v9, 13
 342 ; CHECK-NEXT:    li a0, -7
 343 ; CHECK-NEXT:    vnmsac.vx v8, a0, v9
 344 ; CHECK-NEXT:    ret
 345   %head = insertelement <vscale x 2 x i16> poison, i16 -7, i32 0
 346   %splat = shufflevector <vscale x 2 x i16> %head, <vscale x 2 x i16> poison, <vscale x 2 x i32> zeroinitializer
 347   %vc = urem <vscale x 2 x i16> %va, %splat
 348   ret <vscale x 2 x i16> %vc
 349 }
 350
 351 define <vscale x 4 x i16> @vremu_vv_nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb) {
 352 ; CHECK-LABEL: vremu_vv_nxv4i16:
 353 ; CHECK:       # %bb.0:
 354 ; CHECK-NEXT:    vsetvli a0, zero, e16, m1, ta, ma
 355 ; CHECK-NEXT:    vremu.vv v8, v8, v9
 356 ; CHECK-NEXT:    ret
 357   %vc = urem <vscale x 4 x i16> %va, %vb
 358   ret <vscale x 4 x i16> %vc
 359 }
 360
 361 define <vscale x 4 x i16> @vremu_vx_nxv4i16(<vscale x 4 x i16> %va, i16 signext %b) {
 362 ; CHECK-LABEL: vremu_vx_nxv4i16:
 363 ; CHECK:       # %bb.0:
 364 ; CHECK-NEXT:    vsetvli a1, zero, e16, m1, ta, ma
 365 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 366 ; CHECK-NEXT:    ret
 367   %head = insertelement <vscale x 4 x i16> poison, i16 %b, i32 0
 368   %splat = shufflevector <vscale x 4 x i16> %head, <vscale x 4 x i16> poison, <vscale x 4 x i32> zeroinitializer
 369   %vc = urem <vscale x 4 x i16> %va, %splat
 370   ret <vscale x 4 x i16> %vc
 371 }
 372
 373 define <vscale x 4 x i16> @vremu_vi_nxv4i16_0(<vscale x 4 x i16> %va) {
 374 ; CHECK-LABEL: vremu_vi_nxv4i16_0:
 375 ; CHECK:       # %bb.0:
 376 ; CHECK-NEXT:    lui a0, 2
 377 ; CHECK-NEXT:    addi a0, a0, 1
 378 ; CHECK-NEXT:    vsetvli a1, zero, e16, m1, ta, ma
 379 ; CHECK-NEXT:    vmulhu.vx v9, v8, a0
 380 ; CHECK-NEXT:    vsrl.vi v9, v9, 13
 381 ; CHECK-NEXT:    li a0, -7
 382 ; CHECK-NEXT:    vnmsac.vx v8, a0, v9
 383 ; CHECK-NEXT:    ret
 384   %head = insertelement <vscale x 4 x i16> poison, i16 -7, i32 0
 385   %splat = shufflevector <vscale x 4 x i16> %head, <vscale x 4 x i16> poison, <vscale x 4 x i32> zeroinitializer
 386   %vc = urem <vscale x 4 x i16> %va, %splat
 387   ret <vscale x 4 x i16> %vc
 388 }
 389
 390 define <vscale x 8 x i16> @vremu_vv_nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %vb) {
 391 ; CHECK-LABEL: vremu_vv_nxv8i16:
 392 ; CHECK:       # %bb.0:
 393 ; CHECK-NEXT:    vsetvli a0, zero, e16, m2, ta, ma
 394 ; CHECK-NEXT:    vremu.vv v8, v8, v10
 395 ; CHECK-NEXT:    ret
 396   %vc = urem <vscale x 8 x i16> %va, %vb
 397   ret <vscale x 8 x i16> %vc
 398 }
 399
 400 define <vscale x 8 x i16> @vremu_vx_nxv8i16(<vscale x 8 x i16> %va, i16 signext %b) {
 401 ; CHECK-LABEL: vremu_vx_nxv8i16:
 402 ; CHECK:       # %bb.0:
 403 ; CHECK-NEXT:    vsetvli a1, zero, e16, m2, ta, ma
 404 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 405 ; CHECK-NEXT:    ret
 406   %head = insertelement <vscale x 8 x i16> poison, i16 %b, i32 0
 407   %splat = shufflevector <vscale x 8 x i16> %head, <vscale x 8 x i16> poison, <vscale x 8 x i32> zeroinitializer
 408   %vc = urem <vscale x 8 x i16> %va, %splat
 409   ret <vscale x 8 x i16> %vc
 410 }
 411
 412 define <vscale x 8 x i16> @vremu_vi_nxv8i16_0(<vscale x 8 x i16> %va) {
 413 ; CHECK-LABEL: vremu_vi_nxv8i16_0:
 414 ; CHECK:       # %bb.0:
 415 ; CHECK-NEXT:    lui a0, 2
 416 ; CHECK-NEXT:    addi a0, a0, 1
 417 ; CHECK-NEXT:    vsetvli a1, zero, e16, m2, ta, ma
 418 ; CHECK-NEXT:    vmulhu.vx v10, v8, a0
 419 ; CHECK-NEXT:    vsrl.vi v10, v10, 13
 420 ; CHECK-NEXT:    li a0, -7
 421 ; CHECK-NEXT:    vnmsac.vx v8, a0, v10
 422 ; CHECK-NEXT:    ret
 423   %head = insertelement <vscale x 8 x i16> poison, i16 -7, i32 0
 424   %splat = shufflevector <vscale x 8 x i16> %head, <vscale x 8 x i16> poison, <vscale x 8 x i32> zeroinitializer
 425   %vc = urem <vscale x 8 x i16> %va, %splat
 426   ret <vscale x 8 x i16> %vc
 427 }
 428
 429 define <vscale x 16 x i16> @vremu_vv_nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %vb) {
 430 ; CHECK-LABEL: vremu_vv_nxv16i16:
 431 ; CHECK:       # %bb.0:
 432 ; CHECK-NEXT:    vsetvli a0, zero, e16, m4, ta, ma
 433 ; CHECK-NEXT:    vremu.vv v8, v8, v12
 434 ; CHECK-NEXT:    ret
 435   %vc = urem <vscale x 16 x i16> %va, %vb
 436   ret <vscale x 16 x i16> %vc
 437 }
 438
 439 define <vscale x 16 x i16> @vremu_vx_nxv16i16(<vscale x 16 x i16> %va, i16 signext %b) {
 440 ; CHECK-LABEL: vremu_vx_nxv16i16:
 441 ; CHECK:       # %bb.0:
 442 ; CHECK-NEXT:    vsetvli a1, zero, e16, m4, ta, ma
 443 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 444 ; CHECK-NEXT:    ret
 445   %head = insertelement <vscale x 16 x i16> poison, i16 %b, i32 0
 446   %splat = shufflevector <vscale x 16 x i16> %head, <vscale x 16 x i16> poison, <vscale x 16 x i32> zeroinitializer
 447   %vc = urem <vscale x 16 x i16> %va, %splat
 448   ret <vscale x 16 x i16> %vc
 449 }
 450
 451 define <vscale x 16 x i16> @vremu_vi_nxv16i16_0(<vscale x 16 x i16> %va) {
 452 ; CHECK-LABEL: vremu_vi_nxv16i16_0:
 453 ; CHECK:       # %bb.0:
 454 ; CHECK-NEXT:    lui a0, 2
 455 ; CHECK-NEXT:    addi a0, a0, 1
 456 ; CHECK-NEXT:    vsetvli a1, zero, e16, m4, ta, ma
 457 ; CHECK-NEXT:    vmulhu.vx v12, v8, a0
 458 ; CHECK-NEXT:    vsrl.vi v12, v12, 13
 459 ; CHECK-NEXT:    li a0, -7
 460 ; CHECK-NEXT:    vnmsac.vx v8, a0, v12
 461 ; CHECK-NEXT:    ret
 462   %head = insertelement <vscale x 16 x i16> poison, i16 -7, i32 0
 463   %splat = shufflevector <vscale x 16 x i16> %head, <vscale x 16 x i16> poison, <vscale x 16 x i32> zeroinitializer
 464   %vc = urem <vscale x 16 x i16> %va, %splat
 465   ret <vscale x 16 x i16> %vc
 466 }
 467
 468 define <vscale x 32 x i16> @vremu_vv_nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %vb) {
 469 ; CHECK-LABEL: vremu_vv_nxv32i16:
 470 ; CHECK:       # %bb.0:
 471 ; CHECK-NEXT:    vsetvli a0, zero, e16, m8, ta, ma
 472 ; CHECK-NEXT:    vremu.vv v8, v8, v16
 473 ; CHECK-NEXT:    ret
 474   %vc = urem <vscale x 32 x i16> %va, %vb
 475   ret <vscale x 32 x i16> %vc
 476 }
 477
 478 define <vscale x 32 x i16> @vremu_vx_nxv32i16(<vscale x 32 x i16> %va, i16 signext %b) {
 479 ; CHECK-LABEL: vremu_vx_nxv32i16:
 480 ; CHECK:       # %bb.0:
 481 ; CHECK-NEXT:    vsetvli a1, zero, e16, m8, ta, ma
 482 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 483 ; CHECK-NEXT:    ret
 484   %head = insertelement <vscale x 32 x i16> poison, i16 %b, i32 0
 485   %splat = shufflevector <vscale x 32 x i16> %head, <vscale x 32 x i16> poison, <vscale x 32 x i32> zeroinitializer
 486   %vc = urem <vscale x 32 x i16> %va, %splat
 487   ret <vscale x 32 x i16> %vc
 488 }
 489
 490 define <vscale x 32 x i16> @vremu_vi_nxv32i16_0(<vscale x 32 x i16> %va) {
 491 ; CHECK-LABEL: vremu_vi_nxv32i16_0:
 492 ; CHECK:       # %bb.0:
 493 ; CHECK-NEXT:    lui a0, 2
 494 ; CHECK-NEXT:    addi a0, a0, 1
 495 ; CHECK-NEXT:    vsetvli a1, zero, e16, m8, ta, ma
 496 ; CHECK-NEXT:    vmulhu.vx v16, v8, a0
 497 ; CHECK-NEXT:    vsrl.vi v16, v16, 13
 498 ; CHECK-NEXT:    li a0, -7
 499 ; CHECK-NEXT:    vnmsac.vx v8, a0, v16
 500 ; CHECK-NEXT:    ret
 501   %head = insertelement <vscale x 32 x i16> poison, i16 -7, i32 0
 502   %splat = shufflevector <vscale x 32 x i16> %head, <vscale x 32 x i16> poison, <vscale x 32 x i32> zeroinitializer
 503   %vc = urem <vscale x 32 x i16> %va, %splat
 504   ret <vscale x 32 x i16> %vc
 505 }
 506
 507 define <vscale x 1 x i32> @vremu_vv_nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %vb) {
 508 ; CHECK-LABEL: vremu_vv_nxv1i32:
 509 ; CHECK:       # %bb.0:
 510 ; CHECK-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
 511 ; CHECK-NEXT:    vremu.vv v8, v8, v9
 512 ; CHECK-NEXT:    ret
 513   %vc = urem <vscale x 1 x i32> %va, %vb
 514   ret <vscale x 1 x i32> %vc
 515 }
 516
 517 define <vscale x 1 x i32> @vremu_vx_nxv1i32(<vscale x 1 x i32> %va, i32 signext %b) {
 518 ; CHECK-LABEL: vremu_vx_nxv1i32:
 519 ; CHECK:       # %bb.0:
 520 ; CHECK-NEXT:    vsetvli a1, zero, e32, mf2, ta, ma
 521 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 522 ; CHECK-NEXT:    ret
 523   %head = insertelement <vscale x 1 x i32> poison, i32 %b, i32 0
 524   %splat = shufflevector <vscale x 1 x i32> %head, <vscale x 1 x i32> poison, <vscale x 1 x i32> zeroinitializer
 525   %vc = urem <vscale x 1 x i32> %va, %splat
 526   ret <vscale x 1 x i32> %vc
 527 }
 528
 529 define <vscale x 1 x i32> @vremu_vi_nxv1i32_0(<vscale x 1 x i32> %va) {
 530 ; CHECK-LABEL: vremu_vi_nxv1i32_0:
 531 ; CHECK:       # %bb.0:
 532 ; CHECK-NEXT:    lui a0, 131072
 533 ; CHECK-NEXT:    addi a0, a0, 1
 534 ; CHECK-NEXT:    vsetvli a1, zero, e32, mf2, ta, ma
 535 ; CHECK-NEXT:    vmulhu.vx v9, v8, a0
 536 ; CHECK-NEXT:    vsrl.vi v9, v9, 29
 537 ; CHECK-NEXT:    li a0, -7
 538 ; CHECK-NEXT:    vnmsac.vx v8, a0, v9
 539 ; CHECK-NEXT:    ret
 540   %head = insertelement <vscale x 1 x i32> poison, i32 -7, i32 0
 541   %splat = shufflevector <vscale x 1 x i32> %head, <vscale x 1 x i32> poison, <vscale x 1 x i32> zeroinitializer
 542   %vc = urem <vscale x 1 x i32> %va, %splat
 543   ret <vscale x 1 x i32> %vc
 544 }
 545
 546 define <vscale x 2 x i32> @vremu_vv_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb) {
 547 ; CHECK-LABEL: vremu_vv_nxv2i32:
 548 ; CHECK:       # %bb.0:
 549 ; CHECK-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
 550 ; CHECK-NEXT:    vremu.vv v8, v8, v9
 551 ; CHECK-NEXT:    ret
 552   %vc = urem <vscale x 2 x i32> %va, %vb
 553   ret <vscale x 2 x i32> %vc
 554 }
 555
 556 define <vscale x 2 x i32> @vremu_vx_nxv2i32(<vscale x 2 x i32> %va, i32 signext %b) {
 557 ; CHECK-LABEL: vremu_vx_nxv2i32:
 558 ; CHECK:       # %bb.0:
 559 ; CHECK-NEXT:    vsetvli a1, zero, e32, m1, ta, ma
 560 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 561 ; CHECK-NEXT:    ret
 562   %head = insertelement <vscale x 2 x i32> poison, i32 %b, i32 0
 563   %splat = shufflevector <vscale x 2 x i32> %head, <vscale x 2 x i32> poison, <vscale x 2 x i32> zeroinitializer
 564   %vc = urem <vscale x 2 x i32> %va, %splat
 565   ret <vscale x 2 x i32> %vc
 566 }
 567
 568 define <vscale x 2 x i32> @vremu_vi_nxv2i32_0(<vscale x 2 x i32> %va) {
 569 ; CHECK-LABEL: vremu_vi_nxv2i32_0:
 570 ; CHECK:       # %bb.0:
 571 ; CHECK-NEXT:    lui a0, 131072
 572 ; CHECK-NEXT:    addi a0, a0, 1
 573 ; CHECK-NEXT:    vsetvli a1, zero, e32, m1, ta, ma
 574 ; CHECK-NEXT:    vmulhu.vx v9, v8, a0
 575 ; CHECK-NEXT:    vsrl.vi v9, v9, 29
 576 ; CHECK-NEXT:    li a0, -7
 577 ; CHECK-NEXT:    vnmsac.vx v8, a0, v9
 578 ; CHECK-NEXT:    ret
 579   %head = insertelement <vscale x 2 x i32> poison, i32 -7, i32 0
 580   %splat = shufflevector <vscale x 2 x i32> %head, <vscale x 2 x i32> poison, <vscale x 2 x i32> zeroinitializer
 581   %vc = urem <vscale x 2 x i32> %va, %splat
 582   ret <vscale x 2 x i32> %vc
 583 }
 584
 585 define <vscale x 4 x i32> @vremu_vv_nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %vb) {
 586 ; CHECK-LABEL: vremu_vv_nxv4i32:
 587 ; CHECK:       # %bb.0:
 588 ; CHECK-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
 589 ; CHECK-NEXT:    vremu.vv v8, v8, v10
 590 ; CHECK-NEXT:    ret
 591   %vc = urem <vscale x 4 x i32> %va, %vb
 592   ret <vscale x 4 x i32> %vc
 593 }
 594
 595 define <vscale x 4 x i32> @vremu_vx_nxv4i32(<vscale x 4 x i32> %va, i32 signext %b) {
 596 ; CHECK-LABEL: vremu_vx_nxv4i32:
 597 ; CHECK:       # %bb.0:
 598 ; CHECK-NEXT:    vsetvli a1, zero, e32, m2, ta, ma
 599 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 600 ; CHECK-NEXT:    ret
 601   %head = insertelement <vscale x 4 x i32> poison, i32 %b, i32 0
 602   %splat = shufflevector <vscale x 4 x i32> %head, <vscale x 4 x i32> poison, <vscale x 4 x i32> zeroinitializer
 603   %vc = urem <vscale x 4 x i32> %va, %splat
 604   ret <vscale x 4 x i32> %vc
 605 }
 606
 607 define <vscale x 4 x i32> @vremu_vi_nxv4i32_0(<vscale x 4 x i32> %va) {
 608 ; CHECK-LABEL: vremu_vi_nxv4i32_0:
 609 ; CHECK:       # %bb.0:
 610 ; CHECK-NEXT:    lui a0, 131072
 611 ; CHECK-NEXT:    addi a0, a0, 1
 612 ; CHECK-NEXT:    vsetvli a1, zero, e32, m2, ta, ma
 613 ; CHECK-NEXT:    vmulhu.vx v10, v8, a0
 614 ; CHECK-NEXT:    vsrl.vi v10, v10, 29
 615 ; CHECK-NEXT:    li a0, -7
 616 ; CHECK-NEXT:    vnmsac.vx v8, a0, v10
 617 ; CHECK-NEXT:    ret
 618   %head = insertelement <vscale x 4 x i32> poison, i32 -7, i32 0
 619   %splat = shufflevector <vscale x 4 x i32> %head, <vscale x 4 x i32> poison, <vscale x 4 x i32> zeroinitializer
 620   %vc = urem <vscale x 4 x i32> %va, %splat
 621   ret <vscale x 4 x i32> %vc
 622 }
 623
 624 define <vscale x 8 x i32> @vremu_vv_nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %vb) {
 625 ; CHECK-LABEL: vremu_vv_nxv8i32:
 626 ; CHECK:       # %bb.0:
 627 ; CHECK-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
 628 ; CHECK-NEXT:    vremu.vv v8, v8, v12
 629 ; CHECK-NEXT:    ret
 630   %vc = urem <vscale x 8 x i32> %va, %vb
 631   ret <vscale x 8 x i32> %vc
 632 }
 633
 634 define <vscale x 8 x i32> @vremu_vx_nxv8i32(<vscale x 8 x i32> %va, i32 signext %b) {
 635 ; CHECK-LABEL: vremu_vx_nxv8i32:
 636 ; CHECK:       # %bb.0:
 637 ; CHECK-NEXT:    vsetvli a1, zero, e32, m4, ta, ma
 638 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 639 ; CHECK-NEXT:    ret
 640   %head = insertelement <vscale x 8 x i32> poison, i32 %b, i32 0
 641   %splat = shufflevector <vscale x 8 x i32> %head, <vscale x 8 x i32> poison, <vscale x 8 x i32> zeroinitializer
 642   %vc = urem <vscale x 8 x i32> %va, %splat
 643   ret <vscale x 8 x i32> %vc
 644 }
 645
 646 define <vscale x 8 x i32> @vremu_vi_nxv8i32_0(<vscale x 8 x i32> %va) {
 647 ; CHECK-LABEL: vremu_vi_nxv8i32_0:
 648 ; CHECK:       # %bb.0:
 649 ; CHECK-NEXT:    lui a0, 131072
 650 ; CHECK-NEXT:    addi a0, a0, 1
 651 ; CHECK-NEXT:    vsetvli a1, zero, e32, m4, ta, ma
 652 ; CHECK-NEXT:    vmulhu.vx v12, v8, a0
 653 ; CHECK-NEXT:    vsrl.vi v12, v12, 29
 654 ; CHECK-NEXT:    li a0, -7
 655 ; CHECK-NEXT:    vnmsac.vx v8, a0, v12
 656 ; CHECK-NEXT:    ret
 657   %head = insertelement <vscale x 8 x i32> poison, i32 -7, i32 0
 658   %splat = shufflevector <vscale x 8 x i32> %head, <vscale x 8 x i32> poison, <vscale x 8 x i32> zeroinitializer
 659   %vc = urem <vscale x 8 x i32> %va, %splat
 660   ret <vscale x 8 x i32> %vc
 661 }
 662
 663 define <vscale x 16 x i32> @vremu_vv_nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %vb) {
 664 ; CHECK-LABEL: vremu_vv_nxv16i32:
 665 ; CHECK:       # %bb.0:
 666 ; CHECK-NEXT:    vsetvli a0, zero, e32, m8, ta, ma
 667 ; CHECK-NEXT:    vremu.vv v8, v8, v16
 668 ; CHECK-NEXT:    ret
 669   %vc = urem <vscale x 16 x i32> %va, %vb
 670   ret <vscale x 16 x i32> %vc
 671 }
 672
 673 define <vscale x 16 x i32> @vremu_vx_nxv16i32(<vscale x 16 x i32> %va, i32 signext %b) {
 674 ; CHECK-LABEL: vremu_vx_nxv16i32:
 675 ; CHECK:       # %bb.0:
 676 ; CHECK-NEXT:    vsetvli a1, zero, e32, m8, ta, ma
 677 ; CHECK-NEXT:    vremu.vx v8, v8, a0
 678 ; CHECK-NEXT:    ret
 679   %head = insertelement <vscale x 16 x i32> poison, i32 %b, i32 0
 680   %splat = shufflevector <vscale x 16 x i32> %head, <vscale x 16 x i32> poison, <vscale x 16 x i32> zeroinitializer
 681   %vc = urem <vscale x 16 x i32> %va, %splat
 682   ret <vscale x 16 x i32> %vc
 683 }
 684
 685 define <vscale x 16 x i32> @vremu_vi_nxv16i32_0(<vscale x 16 x i32> %va) {
 686 ; CHECK-LABEL: vremu_vi_nxv16i32_0:
 687 ; CHECK:       # %bb.0:
 688 ; CHECK-NEXT:    lui a0, 131072
 689 ; CHECK-NEXT:    addi a0, a0, 1
 690 ; CHECK-NEXT:    vsetvli a1, zero, e32, m8, ta, ma
 691 ; CHECK-NEXT:    vmulhu.vx v16, v8, a0
 692 ; CHECK-NEXT:    vsrl.vi v16, v16, 29
 693 ; CHECK-NEXT:    li a0, -7
 694 ; CHECK-NEXT:    vnmsac.vx v8, a0, v16
 695 ; CHECK-NEXT:    ret
 696   %head = insertelement <vscale x 16 x i32> poison, i32 -7, i32 0
 697   %splat = shufflevector <vscale x 16 x i32> %head, <vscale x 16 x i32> poison, <vscale x 16 x i32> zeroinitializer
 698   %vc = urem <vscale x 16 x i32> %va, %splat
 699   ret <vscale x 16 x i32> %vc
 700 }
 701
 702 define <vscale x 1 x i64> @vremu_vv_nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb) {
 703 ; CHECK-LABEL: vremu_vv_nxv1i64:
 704 ; CHECK:       # %bb.0:
 705 ; CHECK-NEXT:    vsetvli a0, zero, e64, m1, ta, ma
 706 ; CHECK-NEXT:    vremu.vv v8, v8, v9
 707 ; CHECK-NEXT:    ret
 708   %vc = urem <vscale x 1 x i64> %va, %vb
 709   ret <vscale x 1 x i64> %vc
 710 }
 711
 712 define <vscale x 1 x i64> @vremu_vx_nxv1i64(<vscale x 1 x i64> %va, i64 %b) {
 713 ; RV32-LABEL: vremu_vx_nxv1i64:
 714 ; RV32:       # %bb.0:
 715 ; RV32-NEXT:    addi sp, sp, -16
 716 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 717 ; RV32-NEXT:    sw a1, 12(sp)
 718 ; RV32-NEXT:    sw a0, 8(sp)
 719 ; RV32-NEXT:    addi a0, sp, 8
 720 ; RV32-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 721 ; RV32-NEXT:    vlse64.v v9, (a0), zero
 722 ; RV32-NEXT:    vremu.vv v8, v8, v9
 723 ; RV32-NEXT:    addi sp, sp, 16
 724 ; RV32-NEXT:    ret
 725 ;
 726 ; RV64-LABEL: vremu_vx_nxv1i64:
 727 ; RV64:       # %bb.0:
 728 ; RV64-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 729 ; RV64-NEXT:    vremu.vx v8, v8, a0
 730 ; RV64-NEXT:    ret
 731   %head = insertelement <vscale x 1 x i64> poison, i64 %b, i32 0
 732   %splat = shufflevector <vscale x 1 x i64> %head, <vscale x 1 x i64> poison, <vscale x 1 x i32> zeroinitializer
 733   %vc = urem <vscale x 1 x i64> %va, %splat
 734   ret <vscale x 1 x i64> %vc
 735 }
 736
 737 define <vscale x 1 x i64> @vremu_vi_nxv1i64_0(<vscale x 1 x i64> %va) {
 738 ; RV32-V-LABEL: vremu_vi_nxv1i64_0:
 739 ; RV32-V:       # %bb.0:
 740 ; RV32-V-NEXT:    addi sp, sp, -16
 741 ; RV32-V-NEXT:    .cfi_def_cfa_offset 16
 742 ; RV32-V-NEXT:    lui a0, 131072
 743 ; RV32-V-NEXT:    sw a0, 12(sp)
 744 ; RV32-V-NEXT:    li a0, 1
 745 ; RV32-V-NEXT:    sw a0, 8(sp)
 746 ; RV32-V-NEXT:    addi a0, sp, 8
 747 ; RV32-V-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 748 ; RV32-V-NEXT:    vlse64.v v9, (a0), zero
 749 ; RV32-V-NEXT:    vmulhu.vv v9, v8, v9
 750 ; RV32-V-NEXT:    li a0, 61
 751 ; RV32-V-NEXT:    vsrl.vx v9, v9, a0
 752 ; RV32-V-NEXT:    li a0, -7
 753 ; RV32-V-NEXT:    vnmsac.vx v8, a0, v9
 754 ; RV32-V-NEXT:    addi sp, sp, 16
 755 ; RV32-V-NEXT:    ret
 756 ;
 757 ; ZVE64X-LABEL: vremu_vi_nxv1i64_0:
 758 ; ZVE64X:       # %bb.0:
 759 ; ZVE64X-NEXT:    li a0, -7
 760 ; ZVE64X-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 761 ; ZVE64X-NEXT:    vremu.vx v8, v8, a0
 762 ; ZVE64X-NEXT:    ret
 763 ;
 764 ; RV64-V-LABEL: vremu_vi_nxv1i64_0:
 765 ; RV64-V:       # %bb.0:
 766 ; RV64-V-NEXT:    li a0, 1
 767 ; RV64-V-NEXT:    slli a0, a0, 61
 768 ; RV64-V-NEXT:    addi a0, a0, 1
 769 ; RV64-V-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 770 ; RV64-V-NEXT:    vmulhu.vx v9, v8, a0
 771 ; RV64-V-NEXT:    li a0, 61
 772 ; RV64-V-NEXT:    vsrl.vx v9, v9, a0
 773 ; RV64-V-NEXT:    li a0, -7
 774 ; RV64-V-NEXT:    vnmsac.vx v8, a0, v9
 775 ; RV64-V-NEXT:    ret
 776   %head = insertelement <vscale x 1 x i64> poison, i64 -7, i32 0
 777   %splat = shufflevector <vscale x 1 x i64> %head, <vscale x 1 x i64> poison, <vscale x 1 x i32> zeroinitializer
 778   %vc = urem <vscale x 1 x i64> %va, %splat
 779   ret <vscale x 1 x i64> %vc
 780 }
 781
 782 ; fold (urem x, pow2) -> (and x, pow2-1)
 783 define <vscale x 1 x i64> @vremu_vi_nxv1i64_1(<vscale x 1 x i64> %va) {
 784 ; CHECK-LABEL: vremu_vi_nxv1i64_1:
 785 ; CHECK:       # %bb.0:
 786 ; CHECK-NEXT:    vsetvli a0, zero, e64, m1, ta, ma
 787 ; CHECK-NEXT:    vand.vi v8, v8, 15
 788 ; CHECK-NEXT:    ret
 789   %head = insertelement <vscale x 1 x i64> poison, i64 16, i32 0
 790   %splat = shufflevector <vscale x 1 x i64> %head, <vscale x 1 x i64> poison, <vscale x 1 x i32> zeroinitializer
 791   %vc = urem <vscale x 1 x i64> %va, %splat
 792   ret <vscale x 1 x i64> %vc
 793 }
 794
 795 ; fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
 796 define <vscale x 1 x i64> @vremu_vi_nxv1i64_2(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb) {
 797 ; CHECK-LABEL: vremu_vi_nxv1i64_2:
 798 ; CHECK:       # %bb.0:
 799 ; CHECK-NEXT:    li a0, 16
 800 ; CHECK-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 801 ; CHECK-NEXT:    vmv.v.x v10, a0
 802 ; CHECK-NEXT:    vsll.vv v9, v10, v9
 803 ; CHECK-NEXT:    vadd.vi v9, v9, -1
 804 ; CHECK-NEXT:    vand.vv v8, v8, v9
 805 ; CHECK-NEXT:    ret
 806   %head = insertelement <vscale x 1 x i64> poison, i64 16, i32 0
 807   %splat = shufflevector <vscale x 1 x i64> %head, <vscale x 1 x i64> poison, <vscale x 1 x i32> zeroinitializer
 808   %vc = shl <vscale x 1 x i64> %splat, %vb
 809   %vd = urem <vscale x 1 x i64> %va, %vc
 810   ret <vscale x 1 x i64> %vd
 811 }
 812
 813 define <vscale x 2 x i64> @vremu_vv_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb) {
 814 ; CHECK-LABEL: vremu_vv_nxv2i64:
 815 ; CHECK:       # %bb.0:
 816 ; CHECK-NEXT:    vsetvli a0, zero, e64, m2, ta, ma
 817 ; CHECK-NEXT:    vremu.vv v8, v8, v10
 818 ; CHECK-NEXT:    ret
 819   %vc = urem <vscale x 2 x i64> %va, %vb
 820   ret <vscale x 2 x i64> %vc
 821 }
 822
 823 define <vscale x 2 x i64> @vremu_vx_nxv2i64(<vscale x 2 x i64> %va, i64 %b) {
 824 ; RV32-LABEL: vremu_vx_nxv2i64:
 825 ; RV32:       # %bb.0:
 826 ; RV32-NEXT:    addi sp, sp, -16
 827 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 828 ; RV32-NEXT:    sw a1, 12(sp)
 829 ; RV32-NEXT:    sw a0, 8(sp)
 830 ; RV32-NEXT:    addi a0, sp, 8
 831 ; RV32-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 832 ; RV32-NEXT:    vlse64.v v10, (a0), zero
 833 ; RV32-NEXT:    vremu.vv v8, v8, v10
 834 ; RV32-NEXT:    addi sp, sp, 16
 835 ; RV32-NEXT:    ret
 836 ;
 837 ; RV64-LABEL: vremu_vx_nxv2i64:
 838 ; RV64:       # %bb.0:
 839 ; RV64-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 840 ; RV64-NEXT:    vremu.vx v8, v8, a0
 841 ; RV64-NEXT:    ret
 842   %head = insertelement <vscale x 2 x i64> poison, i64 %b, i32 0
 843   %splat = shufflevector <vscale x 2 x i64> %head, <vscale x 2 x i64> poison, <vscale x 2 x i32> zeroinitializer
 844   %vc = urem <vscale x 2 x i64> %va, %splat
 845   ret <vscale x 2 x i64> %vc
 846 }
 847
 848 define <vscale x 2 x i64> @vremu_vi_nxv2i64_0(<vscale x 2 x i64> %va) {
 849 ; RV32-V-LABEL: vremu_vi_nxv2i64_0:
 850 ; RV32-V:       # %bb.0:
 851 ; RV32-V-NEXT:    addi sp, sp, -16
 852 ; RV32-V-NEXT:    .cfi_def_cfa_offset 16
 853 ; RV32-V-NEXT:    lui a0, 131072
 854 ; RV32-V-NEXT:    sw a0, 12(sp)
 855 ; RV32-V-NEXT:    li a0, 1
 856 ; RV32-V-NEXT:    sw a0, 8(sp)
 857 ; RV32-V-NEXT:    addi a0, sp, 8
 858 ; RV32-V-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 859 ; RV32-V-NEXT:    vlse64.v v10, (a0), zero
 860 ; RV32-V-NEXT:    vmulhu.vv v10, v8, v10
 861 ; RV32-V-NEXT:    li a0, 61
 862 ; RV32-V-NEXT:    vsrl.vx v10, v10, a0
 863 ; RV32-V-NEXT:    li a0, -7
 864 ; RV32-V-NEXT:    vnmsac.vx v8, a0, v10
 865 ; RV32-V-NEXT:    addi sp, sp, 16
 866 ; RV32-V-NEXT:    ret
 867 ;
 868 ; ZVE64X-LABEL: vremu_vi_nxv2i64_0:
 869 ; ZVE64X:       # %bb.0:
 870 ; ZVE64X-NEXT:    li a0, -7
 871 ; ZVE64X-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 872 ; ZVE64X-NEXT:    vremu.vx v8, v8, a0
 873 ; ZVE64X-NEXT:    ret
 874 ;
 875 ; RV64-V-LABEL: vremu_vi_nxv2i64_0:
 876 ; RV64-V:       # %bb.0:
 877 ; RV64-V-NEXT:    li a0, 1
 878 ; RV64-V-NEXT:    slli a0, a0, 61
 879 ; RV64-V-NEXT:    addi a0, a0, 1
 880 ; RV64-V-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 881 ; RV64-V-NEXT:    vmulhu.vx v10, v8, a0
 882 ; RV64-V-NEXT:    li a0, 61
 883 ; RV64-V-NEXT:    vsrl.vx v10, v10, a0
 884 ; RV64-V-NEXT:    li a0, -7
 885 ; RV64-V-NEXT:    vnmsac.vx v8, a0, v10
 886 ; RV64-V-NEXT:    ret
 887   %head = insertelement <vscale x 2 x i64> poison, i64 -7, i32 0
 888   %splat = shufflevector <vscale x 2 x i64> %head, <vscale x 2 x i64> poison, <vscale x 2 x i32> zeroinitializer
 889   %vc = urem <vscale x 2 x i64> %va, %splat
 890   ret <vscale x 2 x i64> %vc
 891 }
 892
 893 ; fold (urem x, pow2) -> (and x, pow2-1)
 894 define <vscale x 2 x i64> @vremu_vi_nxv2i64_1(<vscale x 2 x i64> %va) {
 895 ; CHECK-LABEL: vremu_vi_nxv2i64_1:
 896 ; CHECK:       # %bb.0:
 897 ; CHECK-NEXT:    vsetvli a0, zero, e64, m2, ta, ma
 898 ; CHECK-NEXT:    vand.vi v8, v8, 15
 899 ; CHECK-NEXT:    ret
 900   %head = insertelement <vscale x 2 x i64> poison, i64 16, i32 0
 901   %splat = shufflevector <vscale x 2 x i64> %head, <vscale x 2 x i64> poison, <vscale x 2 x i32> zeroinitializer
 902   %vc = urem <vscale x 2 x i64> %va, %splat
 903   ret <vscale x 2 x i64> %vc
 904 }
 905
 906 ; fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
 907 define <vscale x 2 x i64> @vremu_vi_nxv2i64_2(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb) {
 908 ; CHECK-LABEL: vremu_vi_nxv2i64_2:
 909 ; CHECK:       # %bb.0:
 910 ; CHECK-NEXT:    li a0, 16
 911 ; CHECK-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 912 ; CHECK-NEXT:    vmv.v.x v12, a0
 913 ; CHECK-NEXT:    vsll.vv v10, v12, v10
 914 ; CHECK-NEXT:    vadd.vi v10, v10, -1
 915 ; CHECK-NEXT:    vand.vv v8, v8, v10
 916 ; CHECK-NEXT:    ret
 917   %head = insertelement <vscale x 2 x i64> poison, i64 16, i32 0
 918   %splat = shufflevector <vscale x 2 x i64> %head, <vscale x 2 x i64> poison, <vscale x 2 x i32> zeroinitializer
 919   %vc = shl <vscale x 2 x i64> %splat, %vb
 920   %vd = urem <vscale x 2 x i64> %va, %vc
 921   ret <vscale x 2 x i64> %vd
 922 }
 923
 924 define <vscale x 4 x i64> @vremu_vv_nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %vb) {
 925 ; CHECK-LABEL: vremu_vv_nxv4i64:
 926 ; CHECK:       # %bb.0:
 927 ; CHECK-NEXT:    vsetvli a0, zero, e64, m4, ta, ma
 928 ; CHECK-NEXT:    vremu.vv v8, v8, v12
 929 ; CHECK-NEXT:    ret
 930   %vc = urem <vscale x 4 x i64> %va, %vb
 931   ret <vscale x 4 x i64> %vc
 932 }
 933
 934 define <vscale x 4 x i64> @vremu_vx_nxv4i64(<vscale x 4 x i64> %va, i64 %b) {
 935 ; RV32-LABEL: vremu_vx_nxv4i64:
 936 ; RV32:       # %bb.0:
 937 ; RV32-NEXT:    addi sp, sp, -16
 938 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 939 ; RV32-NEXT:    sw a1, 12(sp)
 940 ; RV32-NEXT:    sw a0, 8(sp)
 941 ; RV32-NEXT:    addi a0, sp, 8
 942 ; RV32-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 943 ; RV32-NEXT:    vlse64.v v12, (a0), zero
 944 ; RV32-NEXT:    vremu.vv v8, v8, v12
 945 ; RV32-NEXT:    addi sp, sp, 16
 946 ; RV32-NEXT:    ret
 947 ;
 948 ; RV64-LABEL: vremu_vx_nxv4i64:
 949 ; RV64:       # %bb.0:
 950 ; RV64-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 951 ; RV64-NEXT:    vremu.vx v8, v8, a0
 952 ; RV64-NEXT:    ret
 953   %head = insertelement <vscale x 4 x i64> poison, i64 %b, i32 0
 954   %splat = shufflevector <vscale x 4 x i64> %head, <vscale x 4 x i64> poison, <vscale x 4 x i32> zeroinitializer
 955   %vc = urem <vscale x 4 x i64> %va, %splat
 956   ret <vscale x 4 x i64> %vc
 957 }
 958
 959 define <vscale x 4 x i64> @vremu_vi_nxv4i64_0(<vscale x 4 x i64> %va) {
 960 ; RV32-V-LABEL: vremu_vi_nxv4i64_0:
 961 ; RV32-V:       # %bb.0:
 962 ; RV32-V-NEXT:    addi sp, sp, -16
 963 ; RV32-V-NEXT:    .cfi_def_cfa_offset 16
 964 ; RV32-V-NEXT:    lui a0, 131072
 965 ; RV32-V-NEXT:    sw a0, 12(sp)
 966 ; RV32-V-NEXT:    li a0, 1
 967 ; RV32-V-NEXT:    sw a0, 8(sp)
 968 ; RV32-V-NEXT:    addi a0, sp, 8
 969 ; RV32-V-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 970 ; RV32-V-NEXT:    vlse64.v v12, (a0), zero
 971 ; RV32-V-NEXT:    vmulhu.vv v12, v8, v12
 972 ; RV32-V-NEXT:    li a0, 61
 973 ; RV32-V-NEXT:    vsrl.vx v12, v12, a0
 974 ; RV32-V-NEXT:    li a0, -7
 975 ; RV32-V-NEXT:    vnmsac.vx v8, a0, v12
 976 ; RV32-V-NEXT:    addi sp, sp, 16
 977 ; RV32-V-NEXT:    ret
 978 ;
 979 ; ZVE64X-LABEL: vremu_vi_nxv4i64_0:
 980 ; ZVE64X:       # %bb.0:
 981 ; ZVE64X-NEXT:    li a0, -7
 982 ; ZVE64X-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 983 ; ZVE64X-NEXT:    vremu.vx v8, v8, a0
 984 ; ZVE64X-NEXT:    ret
 985 ;
 986 ; RV64-V-LABEL: vremu_vi_nxv4i64_0:
 987 ; RV64-V:       # %bb.0:
 988 ; RV64-V-NEXT:    li a0, 1
 989 ; RV64-V-NEXT:    slli a0, a0, 61
 990 ; RV64-V-NEXT:    addi a0, a0, 1
 991 ; RV64-V-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 992 ; RV64-V-NEXT:    vmulhu.vx v12, v8, a0
 993 ; RV64-V-NEXT:    li a0, 61
 994 ; RV64-V-NEXT:    vsrl.vx v12, v12, a0
 995 ; RV64-V-NEXT:    li a0, -7
 996 ; RV64-V-NEXT:    vnmsac.vx v8, a0, v12
 997 ; RV64-V-NEXT:    ret
 998   %head = insertelement <vscale x 4 x i64> poison, i64 -7, i32 0
 999   %splat = shufflevector <vscale x 4 x i64> %head, <vscale x 4 x i64> poison, <vscale x 4 x i32> zeroinitializer
1000   %vc = urem <vscale x 4 x i64> %va, %splat
1001   ret <vscale x 4 x i64> %vc
1002 }
1003
1004 ; fold (urem x, pow2) -> (and x, pow2-1)
1005 define <vscale x 4 x i64> @vremu_vi_nxv4i64_1(<vscale x 4 x i64> %va) {
1006 ; CHECK-LABEL: vremu_vi_nxv4i64_1:
1007 ; CHECK:       # %bb.0:
1008 ; CHECK-NEXT:    vsetvli a0, zero, e64, m4, ta, ma
1009 ; CHECK-NEXT:    vand.vi v8, v8, 15
1010 ; CHECK-NEXT:    ret
1011   %head = insertelement <vscale x 4 x i64> poison, i64 16, i32 0
1012   %splat = shufflevector <vscale x 4 x i64> %head, <vscale x 4 x i64> poison, <vscale x 4 x i32> zeroinitializer
1013   %vc = urem <vscale x 4 x i64> %va, %splat
1014   ret <vscale x 4 x i64> %vc
1015 }
1016
1017 ;fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1018 define <vscale x 4 x i64> @vremu_vi_nxv4i64_2(<vscale x 4 x i64> %va, <vscale x 4 x i64> %vb) {
1019 ; CHECK-LABEL: vremu_vi_nxv4i64_2:
1020 ; CHECK:       # %bb.0:
1021 ; CHECK-NEXT:    li a0, 16
1022 ; CHECK-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
1023 ; CHECK-NEXT:    vmv.v.x v16, a0
1024 ; CHECK-NEXT:    vsll.vv v12, v16, v12
1025 ; CHECK-NEXT:    vadd.vi v12, v12, -1
1026 ; CHECK-NEXT:    vand.vv v8, v8, v12
1027 ; CHECK-NEXT:    ret
1028   %head = insertelement <vscale x 4 x i64> poison, i64 16, i32 0
1029   %splat = shufflevector <vscale x 4 x i64> %head, <vscale x 4 x i64> poison, <vscale x 4 x i32> zeroinitializer
1030   %vc = shl <vscale x 4 x i64> %splat, %vb
1031   %vd = urem <vscale x 4 x i64> %va, %vc
1032   ret <vscale x 4 x i64> %vd
1033 }
1034
1035 define <vscale x 8 x i64> @vremu_vv_nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %vb) {
1036 ; CHECK-LABEL: vremu_vv_nxv8i64:
1037 ; CHECK:       # %bb.0:
1038 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
1039 ; CHECK-NEXT:    vremu.vv v8, v8, v16
1040 ; CHECK-NEXT:    ret
1041   %vc = urem <vscale x 8 x i64> %va, %vb
1042   ret <vscale x 8 x i64> %vc
1043 }
1044
1045 define <vscale x 8 x i64> @vremu_vx_nxv8i64(<vscale x 8 x i64> %va, i64 %b) {
1046 ; RV32-LABEL: vremu_vx_nxv8i64:
1047 ; RV32:       # %bb.0:
1048 ; RV32-NEXT:    addi sp, sp, -16
1049 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1050 ; RV32-NEXT:    sw a1, 12(sp)
1051 ; RV32-NEXT:    sw a0, 8(sp)
1052 ; RV32-NEXT:    addi a0, sp, 8
1053 ; RV32-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
1054 ; RV32-NEXT:    vlse64.v v16, (a0), zero
1055 ; RV32-NEXT:    vremu.vv v8, v8, v16
1056 ; RV32-NEXT:    addi sp, sp, 16
1057 ; RV32-NEXT:    ret
1058 ;
1059 ; RV64-LABEL: vremu_vx_nxv8i64:
1060 ; RV64:       # %bb.0:
1061 ; RV64-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
1062 ; RV64-NEXT:    vremu.vx v8, v8, a0
1063 ; RV64-NEXT:    ret
1064   %head = insertelement <vscale x 8 x i64> poison, i64 %b, i32 0
1065   %splat = shufflevector <vscale x 8 x i64> %head, <vscale x 8 x i64> poison, <vscale x 8 x i32> zeroinitializer
1066   %vc = urem <vscale x 8 x i64> %va, %splat
1067   ret <vscale x 8 x i64> %vc
1068 }
1069
1070 define <vscale x 8 x i64> @vremu_vi_nxv8i64_0(<vscale x 8 x i64> %va) {
1071 ; RV32-V-LABEL: vremu_vi_nxv8i64_0:
1072 ; RV32-V:       # %bb.0:
1073 ; RV32-V-NEXT:    addi sp, sp, -16
1074 ; RV32-V-NEXT:    .cfi_def_cfa_offset 16
1075 ; RV32-V-NEXT:    lui a0, 131072
1076 ; RV32-V-NEXT:    sw a0, 12(sp)
1077 ; RV32-V-NEXT:    li a0, 1
1078 ; RV32-V-NEXT:    sw a0, 8(sp)
1079 ; RV32-V-NEXT:    addi a0, sp, 8
1080 ; RV32-V-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
1081 ; RV32-V-NEXT:    vlse64.v v16, (a0), zero
1082 ; RV32-V-NEXT:    vmulhu.vv v16, v8, v16
1083 ; RV32-V-NEXT:    li a0, 61
1084 ; RV32-V-NEXT:    vsrl.vx v16, v16, a0
1085 ; RV32-V-NEXT:    li a0, -7
1086 ; RV32-V-NEXT:    vnmsac.vx v8, a0, v16
1087 ; RV32-V-NEXT:    addi sp, sp, 16
1088 ; RV32-V-NEXT:    ret
1089 ;
1090 ; ZVE64X-LABEL: vremu_vi_nxv8i64_0:
1091 ; ZVE64X:       # %bb.0:
1092 ; ZVE64X-NEXT:    li a0, -7
1093 ; ZVE64X-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
1094 ; ZVE64X-NEXT:    vremu.vx v8, v8, a0
1095 ; ZVE64X-NEXT:    ret
1096 ;
1097 ; RV64-V-LABEL: vremu_vi_nxv8i64_0:
1098 ; RV64-V:       # %bb.0:
1099 ; RV64-V-NEXT:    li a0, 1
1100 ; RV64-V-NEXT:    slli a0, a0, 61
1101 ; RV64-V-NEXT:    addi a0, a0, 1
1102 ; RV64-V-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
1103 ; RV64-V-NEXT:    vmulhu.vx v16, v8, a0
1104 ; RV64-V-NEXT:    li a0, 61
1105 ; RV64-V-NEXT:    vsrl.vx v16, v16, a0
1106 ; RV64-V-NEXT:    li a0, -7
1107 ; RV64-V-NEXT:    vnmsac.vx v8, a0, v16
1108 ; RV64-V-NEXT:    ret
1109   %head = insertelement <vscale x 8 x i64> poison, i64 -7, i32 0
1110   %splat = shufflevector <vscale x 8 x i64> %head, <vscale x 8 x i64> poison, <vscale x 8 x i32> zeroinitializer
1111   %vc = urem <vscale x 8 x i64> %va, %splat
1112   ret <vscale x 8 x i64> %vc
1113 }
1114
1115 ; fold (urem x, pow2) -> (and x, pow2-1)
1116 define <vscale x 8 x i64> @vremu_vi_nxv8i64_1(<vscale x 8 x i64> %va) {
1117 ; CHECK-LABEL: vremu_vi_nxv8i64_1:
1118 ; CHECK:       # %bb.0:
1119 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
1120 ; CHECK-NEXT:    vand.vi v8, v8, 15
1121 ; CHECK-NEXT:    ret
1122   %head = insertelement <vscale x 8 x i64> poison, i64 16, i32 0
1123   %splat = shufflevector <vscale x 8 x i64> %head, <vscale x 8 x i64> poison, <vscale x 8 x i32> zeroinitializer
1124   %vc = urem <vscale x 8 x i64> %va, %splat
1125   ret <vscale x 8 x i64> %vc
1126 }
1127
1128 ; fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1129 define <vscale x 8 x i64> @vremu_vi_nxv8i64_2(<vscale x 8 x i64> %va, <vscale x 8 x i64> %vb) {
1130 ; CHECK-LABEL: vremu_vi_nxv8i64_2:
1131 ; CHECK:       # %bb.0:
1132 ; CHECK-NEXT:    li a0, 16
1133 ; CHECK-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
1134 ; CHECK-NEXT:    vmv.v.x v24, a0
1135 ; CHECK-NEXT:    vsll.vv v16, v24, v16
1136 ; CHECK-NEXT:    vadd.vi v16, v16, -1
1137 ; CHECK-NEXT:    vand.vv v8, v8, v16
1138 ; CHECK-NEXT:    ret
1139   %head = insertelement <vscale x 8 x i64> poison, i64 16, i32 0
1140   %splat = shufflevector <vscale x 8 x i64> %head, <vscale x 8 x i64> poison, <vscale x 8 x i32> zeroinitializer
1141   %vc = shl <vscale x 8 x i64> %splat, %vb
1142   %vd = urem <vscale x 8 x i64> %va, %vc
1143   ret <vscale x 8 x i64> %vd
1144 }