llvm/test/CodeGen/RISCV/vp-splice.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple riscv64 -mattr=+f,+d,+v -verify-machineinstrs \
   3 ; RUN:   < %s | FileCheck %s
   4
   5 declare <vscale x 2 x i64> @llvm.experimental.vp.splice.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i64>, i32, <vscale x 2 x i1>, i32, i32)
   6
   7 declare <vscale x 1 x i64> @llvm.experimental.vp.splice.nxv1i64(<vscale x 1 x i64>, <vscale x 1 x i64>, i32, <vscale x 1 x i1>, i32, i32)
   8 declare <vscale x 2 x i32> @llvm.experimental.vp.splice.nxv2i32(<vscale x 2 x i32>, <vscale x 2 x i32>, i32, <vscale x 2 x i1>, i32, i32)
   9 declare <vscale x 4 x i16> @llvm.experimental.vp.splice.nxv4i16(<vscale x 4 x i16>, <vscale x 4 x i16>, i32, <vscale x 4 x i1>, i32, i32)
  10 declare <vscale x 8 x i8> @llvm.experimental.vp.splice.nxv8i8(<vscale x 8 x i8>, <vscale x 8 x i8>, i32, <vscale x 8 x i1>, i32, i32)
  11
  12 declare <vscale x 1 x double> @llvm.experimental.vp.splice.nxv1f64(<vscale x 1 x double>, <vscale x 1 x double>, i32, <vscale x 1 x i1>, i32, i32)
  13 declare <vscale x 2 x float> @llvm.experimental.vp.splice.nxv2f32(<vscale x 2 x float>, <vscale x 2 x float>, i32, <vscale x 2 x i1>, i32, i32)
  14
  15 declare <vscale x 16 x i64> @llvm.experimental.vp.splice.nxv16i64(<vscale x 16 x i64>, <vscale x 16 x i64>, i32, <vscale x 16 x i1>, i32, i32)
  16
  17 define <vscale x 2 x i64> @test_vp_splice_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
  18 ; CHECK-LABEL: test_vp_splice_nxv2i64:
  19 ; CHECK:       # %bb.0:
  20 ; CHECK-NEXT:    addi a0, a0, -5
  21 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
  22 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5
  23 ; CHECK-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
  24 ; CHECK-NEXT:    vslideup.vx v8, v10, a0
  25 ; CHECK-NEXT:    ret
  26   %head = insertelement <vscale x 2 x i1> undef, i1 1, i32 0
  27   %allones = shufflevector <vscale x 2 x i1> %head, <vscale x 2 x i1> undef, <vscale x 2 x i32> zeroinitializer
  28
  29   %v = call <vscale x 2 x i64> @llvm.experimental.vp.splice.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, i32 5, <vscale x 2 x i1> %allones, i32 %evla, i32 %evlb)
  30   ret <vscale x 2 x i64> %v
  31 }
  32
  33 define <vscale x 2 x i64> @test_vp_splice_nxv2i64_negative_offset(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
  34 ; CHECK-LABEL: test_vp_splice_nxv2i64_negative_offset:
  35 ; CHECK:       # %bb.0:
  36 ; CHECK-NEXT:    addi a0, a0, -5
  37 ; CHECK-NEXT:    vsetivli zero, 5, e64, m2, ta, ma
  38 ; CHECK-NEXT:    vslidedown.vx v8, v8, a0
  39 ; CHECK-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
  40 ; CHECK-NEXT:    vslideup.vi v8, v10, 5
  41 ; CHECK-NEXT:    ret
  42   %head = insertelement <vscale x 2 x i1> undef, i1 1, i32 0
  43   %allones = shufflevector <vscale x 2 x i1> %head, <vscale x 2 x i1> undef, <vscale x 2 x i32> zeroinitializer
  44
  45   %v = call <vscale x 2 x i64> @llvm.experimental.vp.splice.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, i32 -5, <vscale x 2 x i1> %allones, i32 %evla, i32 %evlb)
  46   ret <vscale x 2 x i64> %v
  47 }
  48
  49 define <vscale x 2 x i64> @test_vp_splice_nxv2i64_masked(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, <vscale x 2 x i1> %mask, i32 zeroext %evla, i32 zeroext %evlb) {
  50 ; CHECK-LABEL: test_vp_splice_nxv2i64_masked:
  51 ; CHECK:       # %bb.0:
  52 ; CHECK-NEXT:    addi a0, a0, -5
  53 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
  54 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5, v0.t
  55 ; CHECK-NEXT:    vsetvli zero, a1, e64, m2, ta, mu
  56 ; CHECK-NEXT:    vslideup.vx v8, v10, a0, v0.t
  57 ; CHECK-NEXT:    ret
  58   %v = call <vscale x 2 x i64> @llvm.experimental.vp.splice.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, i32 5, <vscale x 2 x i1> %mask, i32 %evla, i32 %evlb)
  59   ret <vscale x 2 x i64> %v
  60 }
  61
  62 define <vscale x 1 x i64> @test_vp_splice_nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
  63 ; CHECK-LABEL: test_vp_splice_nxv1i64:
  64 ; CHECK:       # %bb.0:
  65 ; CHECK-NEXT:    addi a0, a0, -5
  66 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
  67 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5
  68 ; CHECK-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
  69 ; CHECK-NEXT:    vslideup.vx v8, v9, a0
  70 ; CHECK-NEXT:    ret
  71   %head = insertelement <vscale x 1 x i1> undef, i1 1, i32 0
  72   %allones = shufflevector <vscale x 1 x i1> %head, <vscale x 1 x i1> undef, <vscale x 1 x i32> zeroinitializer
  73
  74   %v = call <vscale x 1 x i64> @llvm.experimental.vp.splice.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, i32 5, <vscale x 1 x i1> %allones, i32 %evla, i32 %evlb)
  75   ret <vscale x 1 x i64> %v
  76 }
  77
  78 define <vscale x 1 x i64> @test_vp_splice_nxv1i64_negative_offset(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
  79 ; CHECK-LABEL: test_vp_splice_nxv1i64_negative_offset:
  80 ; CHECK:       # %bb.0:
  81 ; CHECK-NEXT:    addi a0, a0, -5
  82 ; CHECK-NEXT:    vsetivli zero, 5, e64, m1, ta, ma
  83 ; CHECK-NEXT:    vslidedown.vx v8, v8, a0
  84 ; CHECK-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
  85 ; CHECK-NEXT:    vslideup.vi v8, v9, 5
  86 ; CHECK-NEXT:    ret
  87   %head = insertelement <vscale x 1 x i1> undef, i1 1, i32 0
  88   %allones = shufflevector <vscale x 1 x i1> %head, <vscale x 1 x i1> undef, <vscale x 1 x i32> zeroinitializer
  89
  90   %v = call <vscale x 1 x i64> @llvm.experimental.vp.splice.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, i32 -5, <vscale x 1 x i1> %allones, i32 %evla, i32 %evlb)
  91   ret <vscale x 1 x i64> %v
  92 }
  93
  94 define <vscale x 1 x i64> @test_vp_splice_nxv1i64_masked(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, <vscale x 1 x i1> %mask, i32 zeroext %evla, i32 zeroext %evlb) {
  95 ; CHECK-LABEL: test_vp_splice_nxv1i64_masked:
  96 ; CHECK:       # %bb.0:
  97 ; CHECK-NEXT:    addi a0, a0, -5
  98 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
  99 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5, v0.t
 100 ; CHECK-NEXT:    vsetvli zero, a1, e64, m1, ta, mu
 101 ; CHECK-NEXT:    vslideup.vx v8, v9, a0, v0.t
 102 ; CHECK-NEXT:    ret
 103   %v = call <vscale x 1 x i64> @llvm.experimental.vp.splice.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, i32 5, <vscale x 1 x i1> %mask, i32 %evla, i32 %evlb)
 104   ret <vscale x 1 x i64> %v
 105 }
 106
 107 define <vscale x 2 x i32> @test_vp_splice_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 108 ; CHECK-LABEL: test_vp_splice_nxv2i32:
 109 ; CHECK:       # %bb.0:
 110 ; CHECK-NEXT:    addi a0, a0, -5
 111 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 112 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5
 113 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 114 ; CHECK-NEXT:    vslideup.vx v8, v9, a0
 115 ; CHECK-NEXT:    ret
 116   %head = insertelement <vscale x 2 x i1> undef, i1 1, i32 0
 117   %allones = shufflevector <vscale x 2 x i1> %head, <vscale x 2 x i1> undef, <vscale x 2 x i32> zeroinitializer
 118
 119   %v = call <vscale x 2 x i32> @llvm.experimental.vp.splice.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, i32 5, <vscale x 2 x i1> %allones, i32 %evla, i32 %evlb)
 120   ret <vscale x 2 x i32> %v
 121 }
 122
 123 define <vscale x 2 x i32> @test_vp_splice_nxv2i32_negative_offset(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 124 ; CHECK-LABEL: test_vp_splice_nxv2i32_negative_offset:
 125 ; CHECK:       # %bb.0:
 126 ; CHECK-NEXT:    addi a0, a0, -5
 127 ; CHECK-NEXT:    vsetivli zero, 5, e32, m1, ta, ma
 128 ; CHECK-NEXT:    vslidedown.vx v8, v8, a0
 129 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 130 ; CHECK-NEXT:    vslideup.vi v8, v9, 5
 131 ; CHECK-NEXT:    ret
 132   %head = insertelement <vscale x 2 x i1> undef, i1 1, i32 0
 133   %allones = shufflevector <vscale x 2 x i1> %head, <vscale x 2 x i1> undef, <vscale x 2 x i32> zeroinitializer
 134
 135   %v = call <vscale x 2 x i32> @llvm.experimental.vp.splice.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, i32 -5, <vscale x 2 x i1> %allones, i32 %evla, i32 %evlb)
 136   ret <vscale x 2 x i32> %v
 137 }
 138
 139 define <vscale x 2 x i32> @test_vp_splice_nxv2i32_masked(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, <vscale x 2 x i1> %mask, i32 zeroext %evla, i32 zeroext %evlb) {
 140 ; CHECK-LABEL: test_vp_splice_nxv2i32_masked:
 141 ; CHECK:       # %bb.0:
 142 ; CHECK-NEXT:    addi a0, a0, -5
 143 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 144 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5, v0.t
 145 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, mu
 146 ; CHECK-NEXT:    vslideup.vx v8, v9, a0, v0.t
 147 ; CHECK-NEXT:    ret
 148   %v = call <vscale x 2 x i32> @llvm.experimental.vp.splice.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, i32 5, <vscale x 2 x i1> %mask, i32 %evla, i32 %evlb)
 149   ret <vscale x 2 x i32> %v
 150 }
 151
 152 define <vscale x 4 x i16> @test_vp_splice_nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 153 ; CHECK-LABEL: test_vp_splice_nxv4i16:
 154 ; CHECK:       # %bb.0:
 155 ; CHECK-NEXT:    addi a0, a0, -5
 156 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 157 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5
 158 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 159 ; CHECK-NEXT:    vslideup.vx v8, v9, a0
 160 ; CHECK-NEXT:    ret
 161   %head = insertelement <vscale x 4 x i1> undef, i1 1, i32 0
 162   %allones = shufflevector <vscale x 4 x i1> %head, <vscale x 4 x i1> undef, <vscale x 4 x i32> zeroinitializer
 163
 164   %v = call <vscale x 4 x i16> @llvm.experimental.vp.splice.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, i32 5, <vscale x 4 x i1> %allones, i32 %evla, i32 %evlb)
 165   ret <vscale x 4 x i16> %v
 166 }
 167
 168 define <vscale x 4 x i16> @test_vp_splice_nxv4i16_negative_offset(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 169 ; CHECK-LABEL: test_vp_splice_nxv4i16_negative_offset:
 170 ; CHECK:       # %bb.0:
 171 ; CHECK-NEXT:    addi a0, a0, -5
 172 ; CHECK-NEXT:    vsetivli zero, 5, e16, m1, ta, ma
 173 ; CHECK-NEXT:    vslidedown.vx v8, v8, a0
 174 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 175 ; CHECK-NEXT:    vslideup.vi v8, v9, 5
 176 ; CHECK-NEXT:    ret
 177   %head = insertelement <vscale x 4 x i1> undef, i1 1, i32 0
 178   %allones = shufflevector <vscale x 4 x i1> %head, <vscale x 4 x i1> undef, <vscale x 4 x i32> zeroinitializer
 179
 180   %v = call <vscale x 4 x i16> @llvm.experimental.vp.splice.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, i32 -5, <vscale x 4 x i1> %allones, i32 %evla, i32 %evlb)
 181   ret <vscale x 4 x i16> %v
 182 }
 183
 184 define <vscale x 4 x i16> @test_vp_splice_nxv4i16_masked(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, <vscale x 4 x i1> %mask, i32 zeroext %evla, i32 zeroext %evlb) {
 185 ; CHECK-LABEL: test_vp_splice_nxv4i16_masked:
 186 ; CHECK:       # %bb.0:
 187 ; CHECK-NEXT:    addi a0, a0, -5
 188 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 189 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5, v0.t
 190 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, mu
 191 ; CHECK-NEXT:    vslideup.vx v8, v9, a0, v0.t
 192 ; CHECK-NEXT:    ret
 193   %v = call <vscale x 4 x i16> @llvm.experimental.vp.splice.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, i32 5, <vscale x 4 x i1> %mask, i32 %evla, i32 %evlb)
 194   ret <vscale x 4 x i16> %v
 195 }
 196
 197 define <vscale x 8 x i8> @test_vp_splice_nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 198 ; CHECK-LABEL: test_vp_splice_nxv8i8:
 199 ; CHECK:       # %bb.0:
 200 ; CHECK-NEXT:    addi a0, a0, -5
 201 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 202 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5
 203 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 204 ; CHECK-NEXT:    vslideup.vx v8, v9, a0
 205 ; CHECK-NEXT:    ret
 206   %head = insertelement <vscale x 8 x i1> undef, i1 1, i32 0
 207   %allones = shufflevector <vscale x 8 x i1> %head, <vscale x 8 x i1> undef, <vscale x 8 x i32> zeroinitializer
 208
 209   %v = call <vscale x 8 x i8> @llvm.experimental.vp.splice.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, i32 5, <vscale x 8 x i1> %allones, i32 %evla, i32 %evlb)
 210   ret <vscale x 8 x i8> %v
 211 }
 212
 213 define <vscale x 8 x i8> @test_vp_splice_nxv8i8_negative_offset(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 214 ; CHECK-LABEL: test_vp_splice_nxv8i8_negative_offset:
 215 ; CHECK:       # %bb.0:
 216 ; CHECK-NEXT:    addi a0, a0, -5
 217 ; CHECK-NEXT:    vsetivli zero, 5, e8, m1, ta, ma
 218 ; CHECK-NEXT:    vslidedown.vx v8, v8, a0
 219 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 220 ; CHECK-NEXT:    vslideup.vi v8, v9, 5
 221 ; CHECK-NEXT:    ret
 222   %head = insertelement <vscale x 8 x i1> undef, i1 1, i32 0
 223   %allones = shufflevector <vscale x 8 x i1> %head, <vscale x 8 x i1> undef, <vscale x 8 x i32> zeroinitializer
 224
 225   %v = call <vscale x 8 x i8> @llvm.experimental.vp.splice.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, i32 -5, <vscale x 8 x i1> %allones, i32 %evla, i32 %evlb)
 226   ret <vscale x 8 x i8> %v
 227 }
 228
 229 define <vscale x 8 x i8> @test_vp_splice_nxv8i8_masked(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, <vscale x 8 x i1> %mask, i32 zeroext %evla, i32 zeroext %evlb) {
 230 ; CHECK-LABEL: test_vp_splice_nxv8i8_masked:
 231 ; CHECK:       # %bb.0:
 232 ; CHECK-NEXT:    addi a0, a0, -5
 233 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 234 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5, v0.t
 235 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, mu
 236 ; CHECK-NEXT:    vslideup.vx v8, v9, a0, v0.t
 237 ; CHECK-NEXT:    ret
 238   %v = call <vscale x 8 x i8> @llvm.experimental.vp.splice.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, i32 5, <vscale x 8 x i1> %mask, i32 %evla, i32 %evlb)
 239   ret <vscale x 8 x i8> %v
 240 }
 241
 242 define <vscale x 1 x double> @test_vp_splice_nxv1f64(<vscale x 1 x double> %va, <vscale x 1 x double> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 243 ; CHECK-LABEL: test_vp_splice_nxv1f64:
 244 ; CHECK:       # %bb.0:
 245 ; CHECK-NEXT:    addi a0, a0, -5
 246 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 247 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5
 248 ; CHECK-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
 249 ; CHECK-NEXT:    vslideup.vx v8, v9, a0
 250 ; CHECK-NEXT:    ret
 251   %head = insertelement <vscale x 1 x i1> undef, i1 1, i32 0
 252   %allones = shufflevector <vscale x 1 x i1> %head, <vscale x 1 x i1> undef, <vscale x 1 x i32> zeroinitializer
 253
 254   %v = call <vscale x 1 x double> @llvm.experimental.vp.splice.nxv1f64(<vscale x 1 x double> %va, <vscale x 1 x double> %vb, i32 5, <vscale x 1 x i1> %allones, i32 %evla, i32 %evlb)
 255   ret <vscale x 1 x double> %v
 256 }
 257
 258 define <vscale x 1 x double> @test_vp_splice_nxv1f64_negative_offset(<vscale x 1 x double> %va, <vscale x 1 x double> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 259 ; CHECK-LABEL: test_vp_splice_nxv1f64_negative_offset:
 260 ; CHECK:       # %bb.0:
 261 ; CHECK-NEXT:    addi a0, a0, -5
 262 ; CHECK-NEXT:    vsetivli zero, 5, e64, m1, ta, ma
 263 ; CHECK-NEXT:    vslidedown.vx v8, v8, a0
 264 ; CHECK-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
 265 ; CHECK-NEXT:    vslideup.vi v8, v9, 5
 266 ; CHECK-NEXT:    ret
 267   %head = insertelement <vscale x 1 x i1> undef, i1 1, i32 0
 268   %allones = shufflevector <vscale x 1 x i1> %head, <vscale x 1 x i1> undef, <vscale x 1 x i32> zeroinitializer
 269
 270   %v = call <vscale x 1 x double> @llvm.experimental.vp.splice.nxv1f64(<vscale x 1 x double> %va, <vscale x 1 x double> %vb, i32 -5, <vscale x 1 x i1> %allones, i32 %evla, i32 %evlb)
 271   ret <vscale x 1 x double> %v
 272 }
 273
 274 define <vscale x 1 x double> @test_vp_splice_nxv1f64_masked(<vscale x 1 x double> %va, <vscale x 1 x double> %vb, <vscale x 1 x i1> %mask, i32 zeroext %evla, i32 zeroext %evlb) {
 275 ; CHECK-LABEL: test_vp_splice_nxv1f64_masked:
 276 ; CHECK:       # %bb.0:
 277 ; CHECK-NEXT:    addi a0, a0, -5
 278 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 279 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5, v0.t
 280 ; CHECK-NEXT:    vsetvli zero, a1, e64, m1, ta, mu
 281 ; CHECK-NEXT:    vslideup.vx v8, v9, a0, v0.t
 282 ; CHECK-NEXT:    ret
 283   %v = call <vscale x 1 x double> @llvm.experimental.vp.splice.nxv1f64(<vscale x 1 x double> %va, <vscale x 1 x double> %vb, i32 5, <vscale x 1 x i1> %mask, i32 %evla, i32 %evlb)
 284   ret <vscale x 1 x double> %v
 285 }
 286
 287 define <vscale x 2 x float> @test_vp_splice_nxv2f32(<vscale x 2 x float> %va, <vscale x 2 x float> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 288 ; CHECK-LABEL: test_vp_splice_nxv2f32:
 289 ; CHECK:       # %bb.0:
 290 ; CHECK-NEXT:    addi a0, a0, -5
 291 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 292 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5
 293 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 294 ; CHECK-NEXT:    vslideup.vx v8, v9, a0
 295 ; CHECK-NEXT:    ret
 296   %head = insertelement <vscale x 2 x i1> undef, i1 1, i32 0
 297   %allones = shufflevector <vscale x 2 x i1> %head, <vscale x 2 x i1> undef, <vscale x 2 x i32> zeroinitializer
 298
 299   %v = call <vscale x 2 x float> @llvm.experimental.vp.splice.nxv2f32(<vscale x 2 x float> %va, <vscale x 2 x float> %vb, i32 5, <vscale x 2 x i1> %allones, i32 %evla, i32 %evlb)
 300   ret <vscale x 2 x float> %v
 301 }
 302
 303 define <vscale x 2 x float> @test_vp_splice_nxv2f32_negative_offset(<vscale x 2 x float> %va, <vscale x 2 x float> %vb, i32 zeroext %evla, i32 zeroext %evlb) {
 304 ; CHECK-LABEL: test_vp_splice_nxv2f32_negative_offset:
 305 ; CHECK:       # %bb.0:
 306 ; CHECK-NEXT:    addi a0, a0, -5
 307 ; CHECK-NEXT:    vsetivli zero, 5, e32, m1, ta, ma
 308 ; CHECK-NEXT:    vslidedown.vx v8, v8, a0
 309 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 310 ; CHECK-NEXT:    vslideup.vi v8, v9, 5
 311 ; CHECK-NEXT:    ret
 312   %head = insertelement <vscale x 2 x i1> undef, i1 1, i32 0
 313   %allones = shufflevector <vscale x 2 x i1> %head, <vscale x 2 x i1> undef, <vscale x 2 x i32> zeroinitializer
 314
 315   %v = call <vscale x 2 x float> @llvm.experimental.vp.splice.nxv2f32(<vscale x 2 x float> %va, <vscale x 2 x float> %vb, i32 -5, <vscale x 2 x i1> %allones, i32 %evla, i32 %evlb)
 316   ret <vscale x 2 x float> %v
 317 }
 318
 319 define <vscale x 2 x float> @test_vp_splice_nxv2f32_masked(<vscale x 2 x float> %va, <vscale x 2 x float> %vb, <vscale x 2 x i1> %mask, i32 zeroext %evla, i32 zeroext %evlb) {
 320 ; CHECK-LABEL: test_vp_splice_nxv2f32_masked:
 321 ; CHECK:       # %bb.0:
 322 ; CHECK-NEXT:    addi a0, a0, -5
 323 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 324 ; CHECK-NEXT:    vslidedown.vi v8, v8, 5, v0.t
 325 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, mu
 326 ; CHECK-NEXT:    vslideup.vx v8, v9, a0, v0.t
 327 ; CHECK-NEXT:    ret
 328   %v = call <vscale x 2 x float> @llvm.experimental.vp.splice.nxv2f32(<vscale x 2 x float> %va, <vscale x 2 x float> %vb, i32 5, <vscale x 2 x i1> %mask, i32 %evla, i32 %evlb)
 329   ret <vscale x 2 x float> %v
 330 }