llvm/test/CodeGen/X86/coalescer-remat-with-undef-implicit-def-operand.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 4
   2 # RUN: llc -mtriple=x86_64-pc-linux-gnu -verify-coalescing -run-pass=register-coalescer -o - %s | FileCheck %s
   3
   4 # The %1 = MOV32r0 is rematerialized as a subregister of %2. The
   5 # implicit-def %1 operand needs to have an undef added, just like the
   6 # main result operand.
   7
   8 ---
   9 name:           remat_into_subregister_set_undef_implicit_operand_subregisters
  10 tracksRegLiveness: true
  11 body:             |
  12   ; CHECK-LABEL: name: remat_into_subregister_set_undef_implicit_operand_subregisters
  13   ; CHECK: bb.0:
  14   ; CHECK-NEXT:   successors: %bb.1(0x80000000)
  15   ; CHECK-NEXT:   liveins: $rdi
  16   ; CHECK-NEXT: {{  $}}
  17   ; CHECK-NEXT:   undef [[MOV32r0_:%[0-9]+]].sub_32bit:gr64_with_sub_8bit = MOV32r0 implicit-def dead $eflags, implicit-def [[MOV32r0_]]
  18   ; CHECK-NEXT:   [[MOV32r0_1:%[0-9]+]]:gr32 = MOV32r0 implicit-def dead $eflags, implicit-def [[MOV32r0_1]]
  19   ; CHECK-NEXT:   undef [[MOV32r0_2:%[0-9]+]].sub_32bit:gr64_with_sub_8bit = MOV32r0 implicit-def dead $eflags, implicit-def undef [[MOV32r0_2]].sub_32bit, implicit-def [[MOV32r0_2]]
  20   ; CHECK-NEXT: {{  $}}
  21   ; CHECK-NEXT: bb.1:
  22   ; CHECK-NEXT:   successors: %bb.2(0x80000000)
  23   ; CHECK-NEXT: {{  $}}
  24   ; CHECK-NEXT:   [[MOV32r0_2:%[0-9]+]].sub_32bit:gr64_with_sub_8bit = XOR32ri [[MOV32r0_2]].sub_32bit, 1, implicit-def dead $eflags
  25   ; CHECK-NEXT: {{  $}}
  26   ; CHECK-NEXT: bb.2:
  27   ; CHECK-NEXT:   successors: %bb.4(0x40000000), %bb.3(0x40000000)
  28   ; CHECK-NEXT: {{  $}}
  29   ; CHECK-NEXT:   JCC_1 %bb.4, 5, implicit killed undef $eflags
  30   ; CHECK-NEXT: {{  $}}
  31   ; CHECK-NEXT: bb.3:
  32   ; CHECK-NEXT:   successors: %bb.4(0x80000000)
  33   ; CHECK-NEXT: {{  $}}
  34   ; CHECK-NEXT: {{  $}}
  35   ; CHECK-NEXT: bb.4:
  36   ; CHECK-NEXT:   successors: %bb.1(0x80000000)
  37   ; CHECK-NEXT: {{  $}}
  38   ; CHECK-NEXT:   dead [[MOV32rr:%[0-9]+]]:gr32 = MOV32rr [[MOV32r0_1]]
  39   ; CHECK-NEXT:   dead [[SHL64ri:%[0-9]+]]:gr64_nosp = SHL64ri [[MOV32r0_]], 4, implicit-def dead $eflags
  40   ; CHECK-NEXT:   [[MOV32r0_1:%[0-9]+]]:gr32 = COPY [[MOV32r0_2]].sub_32bit
  41   ; CHECK-NEXT:   JMP_1 %bb.1
  42   bb.0:
  43     liveins: $rdi
  44
  45     undef %0.sub_32bit:gr64_with_sub_8bit = MOV32r0 implicit-def dead $eflags, implicit-def %0
  46     %1:gr32 = MOV32r0 implicit-def dead $eflags, implicit-def %1
  47     undef %2.sub_32bit:gr64_with_sub_8bit = COPY %1, implicit-def %2
  48
  49   bb.1:
  50     %2.sub_32bit:gr64_with_sub_8bit = XOR32ri %2.sub_32bit, 1, implicit-def dead $eflags
  51
  52   bb.2:
  53     JCC_1 %bb.4, 5, implicit killed undef $eflags
  54
  55   bb.3:
  56
  57   bb.4:
  58     dead %3:gr32 = MOV32rr %1
  59     dead %4:gr64_nosp = SHL64ri %0, 4, implicit-def dead $eflags
  60     %1:gr32 = COPY %2.sub_32bit
  61     JMP_1 %bb.1
  62
  63 ...
  64
  65 # Same, except the implicit-def on the original instruction already
  66 # has a subregister index.
  67
  68 ---
  69 name:           remat_into_subregister_set_undef_implicit_operand_subregisters_with_subreg
  70 tracksRegLiveness: true
  71 body:             |
  72   ; CHECK-LABEL: name: remat_into_subregister_set_undef_implicit_operand_subregisters_with_subreg
  73   ; CHECK: bb.0:
  74   ; CHECK-NEXT:   successors: %bb.1(0x80000000)
  75   ; CHECK-NEXT:   liveins: $rdi
  76   ; CHECK-NEXT: {{  $}}
  77   ; CHECK-NEXT:   undef [[MOV32r0_:%[0-9]+]].sub_32bit:gr64_with_sub_8bit = MOV32r0 implicit-def dead $eflags, implicit-def [[MOV32r0_]]
  78   ; CHECK-NEXT:   [[MOV32r0_1:%[0-9]+]]:gr32 = MOV32r0 implicit-def dead $eflags, implicit-def undef [[MOV32r0_1]].sub_8bit
  79   ; CHECK-NEXT:   undef [[MOV32r0_2:%[0-9]+]].sub_32bit:gr64_with_sub_8bit = MOV32r0 implicit-def dead $eflags, implicit-def undef [[MOV32r0_2]].sub_8bit, implicit-def [[MOV32r0_2]]
  80   ; CHECK-NEXT: {{  $}}
  81   ; CHECK-NEXT: bb.1:
  82   ; CHECK-NEXT:   successors: %bb.2(0x80000000)
  83   ; CHECK-NEXT: {{  $}}
  84   ; CHECK-NEXT:   [[MOV32r0_2:%[0-9]+]].sub_32bit:gr64_with_sub_8bit = XOR32ri [[MOV32r0_2]].sub_32bit, 1, implicit-def dead $eflags
  85   ; CHECK-NEXT: {{  $}}
  86   ; CHECK-NEXT: bb.2:
  87   ; CHECK-NEXT:   successors: %bb.4(0x40000000), %bb.3(0x40000000)
  88   ; CHECK-NEXT: {{  $}}
  89   ; CHECK-NEXT:   JCC_1 %bb.4, 5, implicit killed undef $eflags
  90   ; CHECK-NEXT: {{  $}}
  91   ; CHECK-NEXT: bb.3:
  92   ; CHECK-NEXT:   successors: %bb.4(0x80000000)
  93   ; CHECK-NEXT: {{  $}}
  94   ; CHECK-NEXT: {{  $}}
  95   ; CHECK-NEXT: bb.4:
  96   ; CHECK-NEXT:   successors: %bb.1(0x80000000)
  97   ; CHECK-NEXT: {{  $}}
  98   ; CHECK-NEXT:   dead [[MOV32rr:%[0-9]+]]:gr32 = MOV32rr [[MOV32r0_1]]
  99   ; CHECK-NEXT:   dead [[SHL64ri:%[0-9]+]]:gr64_nosp = SHL64ri [[MOV32r0_]], 4, implicit-def dead $eflags
 100   ; CHECK-NEXT:   [[MOV32r0_1:%[0-9]+]]:gr32 = COPY [[MOV32r0_2]].sub_32bit
 101   ; CHECK-NEXT:   JMP_1 %bb.1
 102   bb.0:
 103     liveins: $rdi
 104
 105     undef %0.sub_32bit:gr64_with_sub_8bit = MOV32r0 implicit-def dead $eflags, implicit-def %0
 106     %1:gr32 = MOV32r0 implicit-def dead $eflags, undef implicit-def %1.sub_8bit
 107     undef %2.sub_32bit:gr64_with_sub_8bit = COPY %1, implicit-def %2
 108
 109   bb.1:
 110     %2.sub_32bit:gr64_with_sub_8bit = XOR32ri %2.sub_32bit, 1, implicit-def dead $eflags
 111
 112   bb.2:
 113     JCC_1 %bb.4, 5, implicit killed undef $eflags
 114
 115   bb.3:
 116
 117   bb.4:
 118     dead %3:gr32 = MOV32rr %1
 119     dead %4:gr64_nosp = SHL64ri %0, 4, implicit-def dead $eflags
 120     %1:gr32 = COPY %2.sub_32bit
 121     JMP_1 %bb.1
 122
 123 ...