llvm/test/Transforms/InstCombine/icmp-and-shift.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt < %s -passes=instcombine -S | FileCheck %s
   3
   4 declare void @use(i8)
   5
   6 define i32 @icmp_eq_and_pow2_shl1(i32 %0) {
   7 ; CHECK-LABEL: @icmp_eq_and_pow2_shl1(
   8 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne i32 [[TMP0:%.*]], 4
   9 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[TMP2]] to i32
  10 ; CHECK-NEXT:    ret i32 [[CONV]]
  11 ;
  12   %shl = shl i32 1, %0
  13   %and = and i32 %shl, 16
  14   %cmp = icmp eq i32 %and, 0
  15   %conv = zext i1 %cmp to i32
  16   ret i32 %conv
  17 }
  18
  19 define <2 x i32> @icmp_eq_and_pow2_shl1_vec(<2 x i32> %0) {
  20 ; CHECK-LABEL: @icmp_eq_and_pow2_shl1_vec(
  21 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne <2 x i32> [[TMP0:%.*]], <i32 4, i32 4>
  22 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[TMP2]] to <2 x i32>
  23 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
  24 ;
  25   %shl = shl <2 x i32> <i32 1, i32 1>, %0
  26   %and = and <2 x i32> %shl, <i32 16, i32 16>
  27   %cmp = icmp eq <2 x i32> %and, <i32 0, i32 0>
  28   %conv = zext <2 x i1> %cmp to <2 x i32>
  29   ret <2 x i32> %conv
  30 }
  31
  32 define i32 @icmp_ne_and_pow2_shl1(i32 %0) {
  33 ; CHECK-LABEL: @icmp_ne_and_pow2_shl1(
  34 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp eq i32 [[TMP0:%.*]], 4
  35 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[TMP2]] to i32
  36 ; CHECK-NEXT:    ret i32 [[CONV]]
  37 ;
  38   %shl = shl i32 1, %0
  39   %and = and i32 %shl, 16
  40   %cmp = icmp ne i32 %and, 0
  41   %conv = zext i1 %cmp to i32
  42   ret i32 %conv
  43 }
  44
  45 define <2 x i32> @icmp_ne_and_pow2_shl1_vec(<2 x i32> %0) {
  46 ; CHECK-LABEL: @icmp_ne_and_pow2_shl1_vec(
  47 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp eq <2 x i32> [[TMP0:%.*]], <i32 4, i32 4>
  48 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[TMP2]] to <2 x i32>
  49 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
  50 ;
  51   %shl = shl <2 x i32> <i32 1, i32 1>, %0
  52   %and = and <2 x i32> %shl, <i32 16, i32 16>
  53   %cmp = icmp ne <2 x i32> %and, <i32 0, i32 0>
  54   %conv = zext <2 x i1> %cmp to <2 x i32>
  55   ret <2 x i32> %conv
  56 }
  57
  58 define i32 @icmp_eq_and_pow2_shl_pow2(i32 %0) {
  59 ; CHECK-LABEL: @icmp_eq_and_pow2_shl_pow2(
  60 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne i32 [[TMP0:%.*]], 3
  61 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[TMP2]] to i32
  62 ; CHECK-NEXT:    ret i32 [[CONV]]
  63 ;
  64   %shl = shl i32 2, %0
  65   %and = and i32 %shl, 16
  66   %cmp = icmp eq i32 %and, 0
  67   %conv = zext i1 %cmp to i32
  68   ret i32 %conv
  69 }
  70
  71 define <2 x i32> @icmp_eq_and_pow2_shl_pow2_vec(<2 x i32> %0) {
  72 ; CHECK-LABEL: @icmp_eq_and_pow2_shl_pow2_vec(
  73 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne <2 x i32> [[TMP0:%.*]], <i32 2, i32 2>
  74 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[TMP2]] to <2 x i32>
  75 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
  76 ;
  77   %shl = shl <2 x i32> <i32 4, i32 4>, %0
  78   %and = and <2 x i32> %shl, <i32 16, i32 16>
  79   %cmp = icmp eq <2 x i32> %and, <i32 0, i32 0>
  80   %conv = zext <2 x i1> %cmp to <2 x i32>
  81   ret <2 x i32> %conv
  82 }
  83
  84 define i32 @icmp_ne_and_pow2_shl_pow2(i32 %0) {
  85 ; CHECK-LABEL: @icmp_ne_and_pow2_shl_pow2(
  86 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp eq i32 [[TMP0:%.*]], 3
  87 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[TMP2]] to i32
  88 ; CHECK-NEXT:    ret i32 [[CONV]]
  89 ;
  90   %shl = shl i32 2, %0
  91   %and = and i32 %shl, 16
  92   %cmp = icmp ne i32 %and, 0
  93   %conv = zext i1 %cmp to i32
  94   ret i32 %conv
  95 }
  96
  97 define <2 x i32> @icmp_ne_and_pow2_shl_pow2_vec(<2 x i32> %0) {
  98 ; CHECK-LABEL: @icmp_ne_and_pow2_shl_pow2_vec(
  99 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp eq <2 x i32> [[TMP0:%.*]], <i32 2, i32 2>
 100 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[TMP2]] to <2 x i32>
 101 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
 102 ;
 103   %shl = shl <2 x i32> <i32 4, i32 4>, %0
 104   %and = and <2 x i32> %shl, <i32 16, i32 16>
 105   %cmp = icmp ne <2 x i32> %and, <i32 0, i32 0>
 106   %conv = zext <2 x i1> %cmp to <2 x i32>
 107   ret <2 x i32> %conv
 108 }
 109
 110 define i32 @icmp_eq_and_pow2_shl_pow2_negative1(i32 %0) {
 111 ; CHECK-LABEL: @icmp_eq_and_pow2_shl_pow2_negative1(
 112 ; CHECK-NEXT:    [[SHL:%.*]] = shl i32 11, [[TMP0:%.*]]
 113 ; CHECK-NEXT:    [[AND:%.*]] = lshr i32 [[SHL]], 4
 114 ; CHECK-NEXT:    [[AND_LOBIT:%.*]] = and i32 [[AND]], 1
 115 ; CHECK-NEXT:    [[CONV:%.*]] = xor i32 [[AND_LOBIT]], 1
 116 ; CHECK-NEXT:    ret i32 [[CONV]]
 117 ;
 118   %shl = shl i32 11, %0
 119   %and = and i32 %shl, 16
 120   %cmp = icmp eq i32 %and, 0
 121   %conv = zext i1 %cmp to i32
 122   ret i32 %conv
 123 }
 124
 125 define i32 @icmp_eq_and_pow2_shl_pow2_negative2(i32 %0) {
 126 ; CHECK-LABEL: @icmp_eq_and_pow2_shl_pow2_negative2(
 127 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ugt i32 [[TMP0:%.*]], 2
 128 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[CMP]] to i32
 129 ; CHECK-NEXT:    ret i32 [[CONV]]
 130 ;
 131   %shl = shl i32 2, %0
 132   %and = and i32 %shl, 14
 133   %cmp = icmp eq i32 %and, 0
 134   %conv = zext i1 %cmp to i32
 135   ret i32 %conv
 136 }
 137
 138 define i32 @icmp_eq_and_pow2_shl_pow2_negative3(i32 %0) {
 139 ; CHECK-LABEL: @icmp_eq_and_pow2_shl_pow2_negative3(
 140 ; CHECK-NEXT:    ret i32 1
 141 ;
 142   %shl = shl i32 32, %0
 143   %and = and i32 %shl, 16
 144   %cmp = icmp eq i32 %and, 0
 145   %conv = zext i1 %cmp to i32
 146   ret i32 %conv
 147 }
 148
 149
 150 define i32 @icmp_eq_and_pow2_minus1_shl1(i32 %0) {
 151 ; CHECK-LABEL: @icmp_eq_and_pow2_minus1_shl1(
 152 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ugt i32 [[TMP0:%.*]], 3
 153 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[CMP]] to i32
 154 ; CHECK-NEXT:    ret i32 [[CONV]]
 155 ;
 156   %shl = shl i32 1, %0
 157   %and = and i32 %shl, 15
 158   %cmp = icmp eq i32 %and, 0
 159   %conv = zext i1 %cmp to i32
 160   ret i32 %conv
 161 }
 162
 163 define <2 x i32> @icmp_eq_and_pow2_minus1_shl1_vec(<2 x i32> %0) {
 164 ; CHECK-LABEL: @icmp_eq_and_pow2_minus1_shl1_vec(
 165 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ugt <2 x i32> [[TMP0:%.*]], <i32 3, i32 3>
 166 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[CMP]] to <2 x i32>
 167 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
 168 ;
 169   %shl = shl <2 x i32> <i32 1, i32 1>, %0
 170   %and = and <2 x i32> %shl, <i32 15, i32 15>
 171   %cmp = icmp eq <2 x i32> %and, <i32 0, i32 0>
 172   %conv = zext <2 x i1> %cmp to <2 x i32>
 173   ret <2 x i32> %conv
 174 }
 175
 176 define i32 @icmp_ne_and_pow2_minus1_shl1(i32 %0) {
 177 ; CHECK-LABEL: @icmp_ne_and_pow2_minus1_shl1(
 178 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ult i32 [[TMP0:%.*]], 4
 179 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[CMP]] to i32
 180 ; CHECK-NEXT:    ret i32 [[CONV]]
 181 ;
 182   %shl = shl i32 1, %0
 183   %and = and i32 %shl, 15
 184   %cmp = icmp ne i32 %and, 0
 185   %conv = zext i1 %cmp to i32
 186   ret i32 %conv
 187 }
 188
 189 define <2 x i32> @icmp_ne_and_pow2_minus1_shl1_vec(<2 x i32> %0) {
 190 ; CHECK-LABEL: @icmp_ne_and_pow2_minus1_shl1_vec(
 191 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ult <2 x i32> [[TMP0:%.*]], <i32 4, i32 4>
 192 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[CMP]] to <2 x i32>
 193 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
 194 ;
 195   %shl = shl <2 x i32> <i32 1, i32 1>, %0
 196   %and = and <2 x i32> %shl, <i32 15, i32 15>
 197   %cmp = icmp ne <2 x i32> %and, <i32 0, i32 0>
 198   %conv = zext <2 x i1> %cmp to <2 x i32>
 199   ret <2 x i32> %conv
 200 }
 201
 202 define i32 @icmp_eq_and_pow2_minus1_shl_pow2(i32 %0) {
 203 ; CHECK-LABEL: @icmp_eq_and_pow2_minus1_shl_pow2(
 204 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ugt i32 [[TMP0:%.*]], 2
 205 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[CMP]] to i32
 206 ; CHECK-NEXT:    ret i32 [[CONV]]
 207 ;
 208   %shl = shl i32 2, %0
 209   %and = and i32 %shl, 15
 210   %cmp = icmp eq i32 %and, 0
 211   %conv = zext i1 %cmp to i32
 212   ret i32 %conv
 213 }
 214
 215 define <2 x i32> @icmp_eq_and_pow2_minus1_shl_pow2_vec(<2 x i32> %0) {
 216 ; CHECK-LABEL: @icmp_eq_and_pow2_minus1_shl_pow2_vec(
 217 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ugt <2 x i32> [[TMP0:%.*]], <i32 1, i32 1>
 218 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[CMP]] to <2 x i32>
 219 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
 220 ;
 221   %shl = shl <2 x i32> <i32 4, i32 4>, %0
 222   %and = and <2 x i32> %shl, <i32 15, i32 15>
 223   %cmp = icmp eq <2 x i32> %and, <i32 0, i32 0>
 224   %conv = zext <2 x i1> %cmp to <2 x i32>
 225   ret <2 x i32> %conv
 226 }
 227
 228 define i32 @icmp_ne_and_pow2_minus1_shl_pow2(i32 %0) {
 229 ; CHECK-LABEL: @icmp_ne_and_pow2_minus1_shl_pow2(
 230 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ult i32 [[TMP0:%.*]], 3
 231 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[CMP]] to i32
 232 ; CHECK-NEXT:    ret i32 [[CONV]]
 233 ;
 234   %shl = shl i32 2, %0
 235   %and = and i32 %shl, 15
 236   %cmp = icmp ne i32 %and, 0
 237   %conv = zext i1 %cmp to i32
 238   ret i32 %conv
 239 }
 240
 241 define <2 x i32> @icmp_ne_and_pow2_minus1_shl_pow2_vec(<2 x i32> %0) {
 242 ; CHECK-LABEL: @icmp_ne_and_pow2_minus1_shl_pow2_vec(
 243 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ult <2 x i32> [[TMP0:%.*]], <i32 2, i32 2>
 244 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[CMP]] to <2 x i32>
 245 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
 246 ;
 247   %shl = shl <2 x i32> <i32 4, i32 4>, %0
 248   %and = and <2 x i32> %shl, <i32 15, i32 15>
 249   %cmp = icmp ne <2 x i32> %and, <i32 0, i32 0>
 250   %conv = zext <2 x i1> %cmp to <2 x i32>
 251   ret <2 x i32> %conv
 252 }
 253
 254 define i32 @icmp_eq_and_pow2_minus1_shl1_negative1(i32 %0) {
 255 ; CHECK-LABEL: @icmp_eq_and_pow2_minus1_shl1_negative1(
 256 ; CHECK-NEXT:    [[SHL:%.*]] = shl i32 3, [[TMP0:%.*]]
 257 ; CHECK-NEXT:    [[AND:%.*]] = and i32 [[SHL]], 15
 258 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq i32 [[AND]], 0
 259 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[CMP]] to i32
 260 ; CHECK-NEXT:    ret i32 [[CONV]]
 261 ;
 262   %shl = shl i32 3, %0
 263   %and = and i32 %shl, 15
 264   %cmp = icmp eq i32 %and, 0
 265   %conv = zext i1 %cmp to i32
 266   ret i32 %conv
 267 }
 268
 269 define i32 @icmp_eq_and_pow2_minus1_shl1_negative2(i32 %0) {
 270 ; CHECK-LABEL: @icmp_eq_and_pow2_minus1_shl1_negative2(
 271 ; CHECK-NEXT:    ret i32 1
 272 ;
 273   %shl = shl i32 32, %0
 274   %and = and i32 %shl, 15
 275   %cmp = icmp eq i32 %and, 0
 276   %conv = zext i1 %cmp to i32
 277   ret i32 %conv
 278 }
 279
 280
 281 define i32 @icmp_eq_and1_lshr_pow2(i32 %0) {
 282 ; CHECK-LABEL: @icmp_eq_and1_lshr_pow2(
 283 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne i32 [[TMP0:%.*]], 3
 284 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[TMP2]] to i32
 285 ; CHECK-NEXT:    ret i32 [[CONV]]
 286 ;
 287   %lshr = lshr i32 8, %0
 288   %and  = and i32 %lshr, 1
 289   %cmp  = icmp eq i32 %and, 0
 290   %conv = zext i1 %cmp to i32
 291   ret i32 %conv
 292 }
 293
 294 define <2 x i32> @icmp_eq_and1_lshr_pow2_vec(<2 x i32> %0) {
 295 ; CHECK-LABEL: @icmp_eq_and1_lshr_pow2_vec(
 296 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne <2 x i32> [[TMP0:%.*]], <i32 3, i32 3>
 297 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[TMP2]] to <2 x i32>
 298 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
 299 ;
 300   %lshr = lshr <2 x i32> <i32 8, i32 8>, %0
 301   %and  = and <2 x i32> %lshr, <i32 1, i32 1>
 302   %cmp  = icmp eq <2 x i32> %and, <i32 0, i32 0>
 303   %conv = zext <2 x i1> %cmp to <2 x i32>
 304   ret <2 x i32> %conv
 305 }
 306
 307 define i32 @icmp_ne_and1_lshr_pow2(i32 %0) {
 308 ; CHECK-LABEL: @icmp_ne_and1_lshr_pow2(
 309 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne i32 [[TMP0:%.*]], 3
 310 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[TMP2]] to i32
 311 ; CHECK-NEXT:    ret i32 [[CONV]]
 312 ;
 313   %lshr = lshr i32 8, %0
 314   %and  = and i32 %lshr, 1
 315   %cmp  = icmp eq i32 %and, 0
 316   %conv = zext i1 %cmp to i32
 317   ret i32 %conv
 318 }
 319
 320 define <2 x i32> @icmp_ne_and1_lshr_pow2_vec(<2 x i32> %0) {
 321 ; CHECK-LABEL: @icmp_ne_and1_lshr_pow2_vec(
 322 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp eq <2 x i32> [[TMP0:%.*]], <i32 1, i32 1>
 323 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[TMP2]] to <2 x i32>
 324 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
 325 ;
 326   %lshr = lshr <2 x i32> <i32 8, i32 8>, %0
 327   %and  = and <2 x i32> %lshr, <i32 4, i32 4>
 328   %cmp  = icmp ne <2 x i32> %and, <i32 0, i32 0>
 329   %conv = zext <2 x i1> %cmp to <2 x i32>
 330   ret <2 x i32> %conv
 331 }
 332
 333 define i32 @icmp_eq_and_pow2_lshr_pow2(i32 %0) {
 334 ; CHECK-LABEL: @icmp_eq_and_pow2_lshr_pow2(
 335 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne i32 [[TMP0:%.*]], 1
 336 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[TMP2]] to i32
 337 ; CHECK-NEXT:    ret i32 [[CONV]]
 338 ;
 339   %lshr = lshr i32 8, %0
 340   %and  = and i32 %lshr, 4
 341   %cmp  = icmp eq i32 %and, 0
 342   %conv = zext i1 %cmp to i32
 343   ret i32 %conv
 344 }
 345
 346 define i32 @icmp_eq_and_pow2_lshr_pow2_case2(i32 %0) {
 347 ; CHECK-LABEL: @icmp_eq_and_pow2_lshr_pow2_case2(
 348 ; CHECK-NEXT:    ret i32 1
 349 ;
 350   %lshr = lshr i32 4, %0
 351   %and  = and i32 %lshr, 8
 352   %cmp  = icmp eq i32 %and, 0
 353   %conv = zext i1 %cmp to i32
 354   ret i32 %conv
 355 }
 356
 357 define <2 x i32> @icmp_eq_and_pow2_lshr_pow2_vec(<2 x i32> %0) {
 358 ; CHECK-LABEL: @icmp_eq_and_pow2_lshr_pow2_vec(
 359 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne <2 x i32> [[TMP0:%.*]], <i32 1, i32 1>
 360 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[TMP2]] to <2 x i32>
 361 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
 362 ;
 363   %lshr = lshr <2 x i32> <i32 8, i32 8>, %0
 364   %and  = and <2 x i32> %lshr, <i32 4, i32 4>
 365   %cmp  = icmp eq <2 x i32> %and, <i32 0, i32 0>
 366   %conv = zext <2 x i1> %cmp to <2 x i32>
 367   ret <2 x i32> %conv
 368 }
 369
 370 define i32 @icmp_ne_and_pow2_lshr_pow2(i32 %0) {
 371 ; CHECK-LABEL: @icmp_ne_and_pow2_lshr_pow2(
 372 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ne i32 [[TMP0:%.*]], 1
 373 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[TMP2]] to i32
 374 ; CHECK-NEXT:    ret i32 [[CONV]]
 375 ;
 376   %lshr = lshr i32 8, %0
 377   %and  = and i32 %lshr, 4
 378   %cmp  = icmp eq i32 %and, 0
 379   %conv = zext i1 %cmp to i32
 380   ret i32 %conv
 381 }
 382
 383 define i32 @icmp_ne_and_pow2_lshr_pow2_case2(i32 %0) {
 384 ; CHECK-LABEL: @icmp_ne_and_pow2_lshr_pow2_case2(
 385 ; CHECK-NEXT:    ret i32 1
 386 ;
 387   %lshr = lshr i32 4, %0
 388   %and  = and i32 %lshr, 8
 389   %cmp  = icmp eq i32 %and, 0
 390   %conv = zext i1 %cmp to i32
 391   ret i32 %conv
 392 }
 393
 394 define <2 x i32> @icmp_ne_and_pow2_lshr_pow2_vec(<2 x i32> %0) {
 395 ; CHECK-LABEL: @icmp_ne_and_pow2_lshr_pow2_vec(
 396 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp eq <2 x i32> [[TMP0:%.*]], <i32 1, i32 1>
 397 ; CHECK-NEXT:    [[CONV:%.*]] = zext <2 x i1> [[TMP2]] to <2 x i32>
 398 ; CHECK-NEXT:    ret <2 x i32> [[CONV]]
 399 ;
 400   %lshr = lshr <2 x i32> <i32 8, i32 8>, %0
 401   %and  = and <2 x i32> %lshr, <i32 4, i32 4>
 402   %cmp  = icmp ne <2 x i32> %and, <i32 0, i32 0>
 403   %conv = zext <2 x i1> %cmp to <2 x i32>
 404   ret <2 x i32> %conv
 405 }
 406
 407 define i32 @icmp_eq_and1_lshr_pow2_negative1(i32 %0) {
 408 ; CHECK-LABEL: @icmp_eq_and1_lshr_pow2_negative1(
 409 ; CHECK-NEXT:    [[LSHR:%.*]] = lshr i32 7, [[TMP0:%.*]]
 410 ; CHECK-NEXT:    [[AND:%.*]] = and i32 [[LSHR]], 1
 411 ; CHECK-NEXT:    [[CONV:%.*]] = xor i32 [[AND]], 1
 412 ; CHECK-NEXT:    ret i32 [[CONV]]
 413 ;
 414   %lshr = lshr i32 7, %0
 415   %and  = and i32 %lshr, 1
 416   %cmp  = icmp eq i32 %and, 0
 417   %conv = zext i1 %cmp to i32
 418   ret i32 %conv
 419 }
 420
 421 define i32 @icmp_eq_and1_lshr_pow2_negative2(i32 %0) {
 422 ; CHECK-LABEL: @icmp_eq_and1_lshr_pow2_negative2(
 423 ; CHECK-NEXT:    [[LSHR:%.*]] = lshr i32 8, [[TMP0:%.*]]
 424 ; CHECK-NEXT:    [[AND:%.*]] = and i32 [[LSHR]], 3
 425 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq i32 [[AND]], 0
 426 ; CHECK-NEXT:    [[CONV:%.*]] = zext i1 [[CMP]] to i32
 427 ; CHECK-NEXT:    ret i32 [[CONV]]
 428 ;
 429   %lshr = lshr i32 8, %0
 430   %and  = and i32 %lshr, 3
 431   %cmp  = icmp eq i32 %and, 0
 432   %conv = zext i1 %cmp to i32
 433   ret i32 %conv
 434 }
 435
 436 define i1 @eq_and_shl_one(i8 %x, i8 %y) {
 437 ; CHECK-LABEL: @eq_and_shl_one(
 438 ; CHECK-NEXT:    [[POW2:%.*]] = shl nuw i8 1, [[Y:%.*]]
 439 ; CHECK-NEXT:    [[AND:%.*]] = and i8 [[POW2]], [[X:%.*]]
 440 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ne i8 [[AND]], 0
 441 ; CHECK-NEXT:    ret i1 [[CMP]]
 442 ;
 443   %pow2 = shl i8 1, %y
 444   %and = and i8 %pow2, %x
 445   %cmp = icmp eq i8 %and, %pow2
 446   ret i1 %cmp
 447 }
 448
 449 define <2 x i1> @ne_and_shl_one_commute(<2 x i8> %x, <2 x i8> %y) {
 450 ; CHECK-LABEL: @ne_and_shl_one_commute(
 451 ; CHECK-NEXT:    [[POW2:%.*]] = shl nuw <2 x i8> <i8 1, i8 poison>, [[Y:%.*]]
 452 ; CHECK-NEXT:    [[AND:%.*]] = and <2 x i8> [[POW2]], [[X:%.*]]
 453 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq <2 x i8> [[AND]], zeroinitializer
 454 ; CHECK-NEXT:    ret <2 x i1> [[CMP]]
 455 ;
 456   %pow2 = shl <2 x i8> <i8 1, i8 poison>, %y
 457   %and = and <2 x i8> %pow2, %x
 458   %cmp = icmp ne <2 x i8> %pow2, %and
 459   ret <2 x i1> %cmp
 460 }
 461
 462 define i1 @ne_and_lshr_minval(i8 %px, i8 %y) {
 463 ; CHECK-LABEL: @ne_and_lshr_minval(
 464 ; CHECK-NEXT:    [[X:%.*]] = mul i8 [[PX:%.*]], [[PX]]
 465 ; CHECK-NEXT:    [[POW2:%.*]] = lshr exact i8 -128, [[Y:%.*]]
 466 ; CHECK-NEXT:    [[AND:%.*]] = and i8 [[X]], [[POW2]]
 467 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq i8 [[AND]], 0
 468 ; CHECK-NEXT:    ret i1 [[CMP]]
 469 ;
 470   %x = mul i8 %px, %px ; thwart complexity-based canonicalization
 471   %pow2 = lshr i8 -128, %y
 472   %and = and i8 %x, %pow2
 473   %cmp = icmp ne i8 %and, %pow2
 474   ret i1 %cmp
 475 }
 476
 477 define i1 @eq_and_lshr_minval_commute(i8 %px, i8 %y) {
 478 ; CHECK-LABEL: @eq_and_lshr_minval_commute(
 479 ; CHECK-NEXT:    [[X:%.*]] = mul i8 [[PX:%.*]], [[PX]]
 480 ; CHECK-NEXT:    [[POW2:%.*]] = lshr exact i8 -128, [[Y:%.*]]
 481 ; CHECK-NEXT:    call void @use(i8 [[POW2]])
 482 ; CHECK-NEXT:    [[AND:%.*]] = and i8 [[X]], [[POW2]]
 483 ; CHECK-NEXT:    call void @use(i8 [[AND]])
 484 ; CHECK-NEXT:    [[CMP:%.*]] = icmp ne i8 [[AND]], 0
 485 ; CHECK-NEXT:    ret i1 [[CMP]]
 486 ;
 487   %x = mul i8 %px, %px ; thwart complexity-based canonicalization
 488   %pow2 = lshr i8 -128, %y
 489   call void @use(i8 %pow2)
 490   %and = and i8 %x, %pow2
 491   call void @use(i8 %and)
 492   %cmp = icmp eq i8 %pow2, %and
 493   ret i1 %cmp
 494 }
 495
 496 ; Negative test: May be power of two or zero.
 497 define i1 @eq_and_shl_two(i8 %x, i8 %y) {
 498 ; CHECK-LABEL: @eq_and_shl_two(
 499 ; CHECK-NEXT:    [[POW2_OR_ZERO:%.*]] = shl i8 2, [[Y:%.*]]
 500 ; CHECK-NEXT:    [[AND:%.*]] = and i8 [[POW2_OR_ZERO]], [[X:%.*]]
 501 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq i8 [[AND]], [[POW2_OR_ZERO]]
 502 ; CHECK-NEXT:    ret i1 [[CMP]]
 503 ;
 504   %pow2_or_zero = shl i8 2, %y
 505   %and = and i8 %x, %pow2_or_zero
 506   %cmp = icmp eq i8 %and, %pow2_or_zero
 507   ret i1 %cmp
 508 }
 509
 510 ; Negative test: Wrong predicate.
 511 define i1 @slt_and_shl_one(i8 %x, i8 %y) {
 512 ; CHECK-LABEL: @slt_and_shl_one(
 513 ; CHECK-NEXT:    [[POW2:%.*]] = shl nuw i8 1, [[Y:%.*]]
 514 ; CHECK-NEXT:    [[AND:%.*]] = and i8 [[POW2]], [[X:%.*]]
 515 ; CHECK-NEXT:    [[CMP:%.*]] = icmp slt i8 [[AND]], [[POW2]]
 516 ; CHECK-NEXT:    ret i1 [[CMP]]
 517 ;
 518   %pow2 = shl i8 1, %y
 519   %and = and i8 %x, %pow2
 520   %cmp = icmp slt i8 %and, %pow2
 521   ret i1 %cmp
 522 }