llvm/test/Transforms/SLPVectorizer/X86/reorder-possible-strided-node.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py UTC_ARGS: --version 3
   2 ; RUN: opt -S --passes=slp-vectorizer -mtriple=x86_64-unknown-linux-gnu -mcpu=alderlake < %s| FileCheck %s
   3
   4 define void @test() {
   5 ; CHECK-LABEL: define void @test(
   6 ; CHECK-SAME: ) #[[ATTR0:[0-9]+]] {
   7 ; CHECK-NEXT:  entry:
   8 ; CHECK-NEXT:    [[ARRAYIDX22:%.*]] = getelementptr i32, ptr null, i64 60
   9 ; CHECK-NEXT:    [[TMP0:%.*]] = call <4 x i32> @llvm.masked.gather.v4i32.v4p0(<4 x ptr> getelementptr (i32, <4 x ptr> zeroinitializer, <4 x i64> <i64 1, i64 33, i64 7, i64 0>), i32 4, <4 x i1> <i1 true, i1 true, i1 true, i1 true>, <4 x i32> poison)
  10 ; CHECK-NEXT:    [[TMP1:%.*]] = load <4 x i32>, ptr [[ARRAYIDX22]], align 4
  11 ; CHECK-NEXT:    [[TMP2:%.*]] = shufflevector <4 x i32> [[TMP1]], <4 x i32> poison, <4 x i32> <i32 3, i32 2, i32 1, i32 0>
  12 ; CHECK-NEXT:    [[TMP3:%.*]] = mul <4 x i32> [[TMP2]], [[TMP0]]
  13 ; CHECK-NEXT:    [[TMP4:%.*]] = sext <4 x i32> [[TMP3]] to <4 x i64>
  14 ; CHECK-NEXT:    [[TMP5:%.*]] = ashr <4 x i64> [[TMP4]], zeroinitializer
  15 ; CHECK-NEXT:    [[TMP6:%.*]] = trunc <4 x i64> [[TMP5]] to <4 x i32>
  16 ; CHECK-NEXT:    store <4 x i32> [[TMP6]], ptr getelementptr inbounds ([4 x i32], ptr null, i64 8, i64 0), align 16
  17 ; CHECK-NEXT:    ret void
  18 ;
  19 entry:
  20   %arrayidx1 = getelementptr i32, ptr null, i64 1
  21   %0 = load i32, ptr %arrayidx1, align 4
  22   %arrayidx2 = getelementptr i32, ptr null, i64 63
  23   %1 = load i32, ptr %arrayidx2, align 4
  24   %mul = mul i32 %1, %0
  25   %conv = sext i32 %mul to i64
  26   %shr = ashr i64 %conv, 0
  27   %conv3 = trunc i64 %shr to i32
  28   store i32 %conv3, ptr getelementptr inbounds ([4 x i32], ptr null, i64 8, i64 0), align 16
  29   %arrayidx5 = getelementptr i32, ptr null, i64 33
  30   %2 = load i32, ptr %arrayidx5, align 4
  31   %arrayidx6 = getelementptr i32, ptr null, i64 62
  32   %3 = load i32, ptr %arrayidx6, align 4
  33   %mul7 = mul i32 %3, %2
  34   %conv8 = sext i32 %mul7 to i64
  35   %shr10 = ashr i64 %conv8, 0
  36   %conv11 = trunc i64 %shr10 to i32
  37   store i32 %conv11, ptr getelementptr inbounds ([4 x i32], ptr null, i64 8, i64 1), align 4
  38   %arrayidx13 = getelementptr i32, ptr null, i64 7
  39   %4 = load i32, ptr %arrayidx13, align 4
  40   %arrayidx14 = getelementptr i32, ptr null, i64 61
  41   %5 = load i32, ptr %arrayidx14, align 4
  42   %mul15 = mul i32 %5, %4
  43   %conv16 = sext i32 %mul15 to i64
  44   %shr18 = ashr i64 %conv16, 0
  45   %conv19 = trunc i64 %shr18 to i32
  46   store i32 %conv19, ptr getelementptr inbounds ([4 x i32], ptr null, i64 8, i64 2), align 8
  47   %6 = load i32, ptr null, align 4
  48   %arrayidx22 = getelementptr i32, ptr null, i64 60
  49   %7 = load i32, ptr %arrayidx22, align 4
  50   %mul23 = mul i32 %7, %6
  51   %conv24 = sext i32 %mul23 to i64
  52   %shr26 = ashr i64 %conv24, 0
  53   %conv27 = trunc i64 %shr26 to i32
  54   store i32 %conv27, ptr getelementptr inbounds ([4 x i32], ptr null, i64 8, i64 3), align 4
  55   ret void
  56 }