llvm/test/Transforms/VectorCombine/X86/reduction-two-vecs-combine.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py UTC_ARGS: --version 3
   2 ; RUN: opt -S --passes=vector-combine -mtriple=x86_64-unknown-linux < %s | FileCheck %s
   3 ; RUN: opt -S --passes=vector-combine -mtriple=x86_64-sie-ps5 < %s | FileCheck %s
   4
   5 define i16 @test_spill_mixed() {
   6 ; CHECK-LABEL: define i16 @test_spill_mixed() {
   7 ; CHECK-NEXT:  entry:
   8 ; CHECK-NEXT:    [[TMP0:%.*]] = shufflevector <32 x i32> zeroinitializer, <32 x i32> zeroinitializer, <4 x i32> <i32 28, i32 29, i32 30, i32 31>
   9 ; CHECK-NEXT:    [[TMP1:%.*]] = call i32 @llvm.vector.reduce.add.v4i32(<4 x i32> [[TMP0]])
  10 ; CHECK-NEXT:    ret i16 0
  11 ;
  12 entry:
  13   %0 = shufflevector <32 x i32> zeroinitializer, <32 x i32> zeroinitializer, <4 x i32> <i32 28, i32 29, i32 30, i32 31>
  14   %1 = call i32 @llvm.vector.reduce.add.v4i32(<4 x i32> %0)
  15   ret i16 0
  16 }
  17
  18 define i16 @crash() {
  19 ; CHECK-LABEL: define i16 @crash() {
  20 ; CHECK-NEXT:  entry:
  21 ; CHECK-NEXT:    [[TMP0:%.*]] = shufflevector <8 x i32> zeroinitializer, <8 x i32> zeroinitializer, <4 x i32> <i32 1, i32 2, i32 3, i32 9>
  22 ; CHECK-NEXT:    [[TMP1:%.*]] = call i32 @llvm.vector.reduce.add.v4i32(<4 x i32> [[TMP0]])
  23 ; CHECK-NEXT:    ret i16 0
  24 ;
  25 entry:
  26   %0 = shufflevector <8 x i32> zeroinitializer, <8 x i32> zeroinitializer, <4 x i32> <i32 1, i32 2, i32 3, i32 9>
  27   %1 = call i32 @llvm.vector.reduce.add.v4i32(<4 x i32> %0)
  28   ret i16 0
  29 }
  30
  31 declare i32 @llvm.vector.reduce.add.v4i32(<4 x i32>)