llvm/docs/GlobalISel/index.rst

   1 ============================
   2 Global Instruction Selection
   3 ============================
   4
   5 .. warning::
   6    This document is a work in progress.  It reflects the current state of the
   7    implementation, as well as open design and implementation issues.
   8
   9 .. contents::
  10    :local:
  11    :depth: 1
  12
  13 Introduction
  14 ============
  15
  16 GlobalISel is a framework that provides a set of reusable passes and utilities
  17 for instruction selection --- translation from LLVM IR to target-specific
  18 Machine IR (MIR).
  19
  20 GlobalISel is intended to be a replacement for SelectionDAG and FastISel, to
  21 solve three major problems:
  22
  23 * **Performance** --- SelectionDAG introduces a dedicated intermediate
  24   representation, which has a compile-time cost.
  25
  26   GlobalISel directly operates on the post-isel representation used by the
  27   rest of the code generator, MIR.
  28   It does require extensions to that representation to support arbitrary
  29   incoming IR: :ref:`gmir`.
  30
  31 * **Granularity** --- SelectionDAG and FastISel operate on individual basic
  32   blocks, losing some global optimization opportunities.
  33
  34   GlobalISel operates on the whole function.
  35
  36 * **Modularity** --- SelectionDAG and FastISel are radically different and share
  37   very little code.
  38
  39   GlobalISel is built in a way that enables code reuse. For instance, both the
  40   optimized and fast selectors share the :ref:`pipeline`, and targets can
  41   configure that pipeline to better suit their needs.
  42
  43 Design and Implementation Reference
  44 ===================================
  45
  46 More information on the design and implementation of GlobalISel can be found in
  47 the following sections.
  48
  49 .. toctree::
  50   :maxdepth: 1
  51
  52   GMIR
  53   GenericOpcode
  54   Pipeline
  55   Porting
  56   Resources
  57
  58 More information on specific passes can be found in the following sections:
  59
  60 .. toctree::
  61   :maxdepth: 1
  62
  63   IRTranslator
  64   Legalizer
  65   RegBankSelect
  66   InstructionSelect
  67   KnownBits
  68
  69 .. _progress:
  70
  71 Progress and Future Work
  72 ========================
  73
  74 The initial goal is to replace FastISel on AArch64.  The next step will be to
  75 replace SelectionDAG as the optimized ISel.
  76
  77 ``NOTE``:
  78 While we iterate on GlobalISel, we strive to avoid affecting the performance of
  79 SelectionDAG, FastISel, or the other MIR passes.  For instance, the types of
  80 :ref:`gmir-gvregs` are stored in a separate table in ``MachineRegisterInfo``,
  81 that is destroyed after :ref:`instructionselect`.
  82
  83 .. _progress-fastisel:
  84
  85 FastISel Replacement
  86 --------------------
  87
  88 For the initial FastISel replacement, we intend to fallback to SelectionDAG on
  89 selection failures.
  90
  91 Currently, compile-time of the fast pipeline is within 1.5x of FastISel.
  92 We're optimistic we can get to within 1.1/1.2x, but beating FastISel will be
  93 challenging given the multi-pass approach.
  94 Still, supporting all IR (via a complete legalizer) and avoiding the fallback
  95 to SelectionDAG in the worst case should enable better amortized performance
  96 than SelectionDAG+FastISel.
  97
  98 ``NOTE``:
  99 We considered never having a fallback to SelectionDAG, instead deciding early
 100 whether a given function is supported by GlobalISel or not.  The decision would
 101 be based on :ref:`milegalizer` queries.
 102 We abandoned that for two reasons:
 103 a) on IR inputs, we'd need to basically simulate the :ref:`irtranslator`;
 104 b) to be robust against unforeseen failures and to enable iterative
 105 improvements.