llvm/lib/Target/X86/X86ScheduleAtom.td

   1 //===- X86ScheduleAtom.td - X86 Atom Scheduling Definitions -*- tablegen -*-==//
   2 //
   3 // Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
   4 // See https://llvm.org/LICENSE.txt for license information.
   5 // SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
   6 //
   7 //===----------------------------------------------------------------------===//
   8 //
   9 // This file defines the schedule class data for the Intel Atom
  10 // in order (Saltwell-32nm/Bonnell-45nm) processors.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //
  15 // Scheduling information derived from the "Intel 64 and IA32 Architectures
  16 // Optimization Reference Manual", Chapter 13, Section 4.
  17
  18 // Atom machine model.
  19 def AtomModel : SchedMachineModel {
  20   let IssueWidth = 2;  // Allows 2 instructions per scheduling group.
  21   let MicroOpBufferSize = 0; // In-order execution, always hide latency.
  22   let LoadLatency = 3; // Expected cycles, may be overriden.
  23   let HighLatency = 30;// Expected, may be overriden.
  24
  25   // On the Atom, the throughput for taken branches is 2 cycles. For small
  26   // simple loops, expand by a small factor to hide the backedge cost.
  27   let LoopMicroOpBufferSize = 10;
  28   let PostRAScheduler = 1;
  29   let CompleteModel = 0;
  30 }
  31
  32 let SchedModel = AtomModel in {
  33
  34 // Functional Units
  35 def AtomPort0 : ProcResource<1>; // ALU: ALU0, shift/rotate, load/store
  36                                  // SIMD/FP: SIMD ALU, Shuffle,SIMD/FP multiply, divide
  37 def AtomPort1 : ProcResource<1>; // ALU: ALU1, bit processing, jump, and LEA
  38                                  // SIMD/FP: SIMD ALU, FP Adder
  39
  40 // NOTE: This is for ops that can use EITHER port, not for ops that require BOTH ports.
  41 def AtomPort01 : ProcResGroup<[AtomPort0, AtomPort1]>;
  42
  43 // Loads are 3 cycles, so ReadAfterLd registers needn't be available until 3
  44 // cycles after the memory operand.
  45 def : ReadAdvance<ReadAfterLd, 3>;
  46 def : ReadAdvance<ReadAfterVecLd, 3>;
  47 def : ReadAdvance<ReadAfterVecXLd, 3>;
  48 def : ReadAdvance<ReadAfterVecYLd, 3>;
  49
  50 def : ReadAdvance<ReadInt2Fpu, 0>;
  51
  52 // This multiclass defines the resource usage for variants with and without
  53 // folded loads.
  54 multiclass AtomWriteResPair<X86FoldableSchedWrite SchedRW,
  55                             list<ProcResourceKind> RRPorts,
  56                             list<ProcResourceKind> RMPorts,
  57                             int RRLat = 1, int RMLat = 1,
  58                             list<int> RRRes = [1],
  59                             list<int> RMRes = [1]> {
  60   // Register variant.
  61   def : WriteRes<SchedRW, RRPorts> {
  62     let Latency = RRLat;
  63     let ResourceCycles = RRRes;
  64   }
  65
  66   // Memory variant.
  67   def : WriteRes<SchedRW.Folded, RMPorts> {
  68     let Latency = RMLat;
  69     let ResourceCycles = RMRes;
  70   }
  71 }
  72
  73 // A folded store needs a cycle on Port0 for the store data.
  74 def : WriteRes<WriteRMW, [AtomPort0]>;
  75
  76 ////////////////////////////////////////////////////////////////////////////////
  77 // Arithmetic.
  78 ////////////////////////////////////////////////////////////////////////////////
  79
  80 defm : AtomWriteResPair<WriteALU,    [AtomPort01], [AtomPort0]>;
  81 defm : AtomWriteResPair<WriteADC,    [AtomPort01], [AtomPort0]>;
  82
  83 defm : AtomWriteResPair<WriteIMul8,     [AtomPort01], [AtomPort01],  7,  7,  [7],  [7]>;
  84 defm : AtomWriteResPair<WriteIMul16,    [AtomPort01], [AtomPort01],  7,  8,  [7],  [8]>;
  85 defm : AtomWriteResPair<WriteIMul16Imm, [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
  86 defm : AtomWriteResPair<WriteIMul16Reg, [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
  87 defm : AtomWriteResPair<WriteIMul32,    [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
  88 defm : AtomWriteResPair<WriteIMul32Imm, [AtomPort0],  [AtomPort0],   5,  5,  [5],  [5]>;
  89 defm : AtomWriteResPair<WriteIMul32Reg, [AtomPort0],  [AtomPort0],   5,  5,  [5],  [5]>;
  90 defm : AtomWriteResPair<WriteIMul64,    [AtomPort01], [AtomPort01], 12, 12, [12], [12]>;
  91 defm : AtomWriteResPair<WriteIMul64Imm, [AtomPort01], [AtomPort01], 14, 14, [14], [14]>;
  92 defm : AtomWriteResPair<WriteIMul64Reg, [AtomPort01], [AtomPort01], 12, 12, [12], [12]>;
  93 defm : X86WriteResUnsupported<WriteIMulH>;
  94 defm : X86WriteResPairUnsupported<WriteMULX32>;
  95 defm : X86WriteResPairUnsupported<WriteMULX64>;
  96
  97 defm : X86WriteRes<WriteXCHG,        [AtomPort01], 2, [2], 1>;
  98 defm : X86WriteRes<WriteBSWAP32,     [AtomPort0], 1, [1], 1>;
  99 defm : X86WriteRes<WriteBSWAP64,     [AtomPort0], 1, [1], 1>;
 100 defm : AtomWriteResPair<WriteCMPXCHG, [AtomPort01], [AtomPort01], 15, 15, [15]>;
 101 defm : X86WriteRes<WriteCMPXCHGRMW,   [AtomPort01, AtomPort0], 1, [1, 1], 1>;
 102
 103 defm : AtomWriteResPair<WriteDiv8,   [AtomPort01], [AtomPort01], 50, 68, [50], [68]>;
 104 defm : AtomWriteResPair<WriteDiv16,  [AtomPort01], [AtomPort01], 50, 50, [50], [50]>;
 105 defm : AtomWriteResPair<WriteDiv32,  [AtomPort01], [AtomPort01], 50, 50, [50], [50]>;
 106 defm : AtomWriteResPair<WriteDiv64,  [AtomPort01], [AtomPort01],130,130,[130],[130]>;
 107 defm : AtomWriteResPair<WriteIDiv8,  [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 108 defm : AtomWriteResPair<WriteIDiv16, [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 109 defm : AtomWriteResPair<WriteIDiv32, [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 110 defm : AtomWriteResPair<WriteIDiv64, [AtomPort01], [AtomPort01],130,130,[130],[130]>;
 111
 112 defm : X86WriteResPairUnsupported<WriteCRC32>;
 113
 114 defm : AtomWriteResPair<WriteCMOV,  [AtomPort01], [AtomPort0]>;
 115 defm : X86WriteRes<WriteFCMOV, [AtomPort01], 9, [9], 1>; // x87 conditional move.
 116
 117 def  : WriteRes<WriteSETCC, [AtomPort01]>;
 118 def  : WriteRes<WriteSETCCStore, [AtomPort01]> {
 119   let Latency = 2;
 120   let ResourceCycles = [2];
 121 }
 122 def  : WriteRes<WriteLAHFSAHF, [AtomPort01]> {
 123   let Latency = 2;
 124   let ResourceCycles = [2];
 125 }
 126 defm : X86WriteRes<WriteBitTest,         [AtomPort1],  1, [1], 1>;
 127 defm : X86WriteRes<WriteBitTestImmLd,    [AtomPort0],  1, [1], 1>;
 128 defm : X86WriteRes<WriteBitTestRegLd,    [AtomPort01], 9, [9], 1>;
 129 defm : X86WriteRes<WriteBitTestSet,      [AtomPort1],  1, [1], 1>;
 130 //defm : X86WriteRes<WriteBitTestSetImmLd, [AtomPort1],  1, [1], 1>;
 131 //defm : X86WriteRes<WriteBitTestSetRegLd, [AtomPort1],  1, [1], 1>;
 132
 133 // This is for simple LEAs with one or two input operands.
 134 def : WriteRes<WriteLEA, [AtomPort1]>;
 135
 136 // Bit counts.
 137 defm : AtomWriteResPair<WriteBSF, [AtomPort01], [AtomPort01], 16, 16, [16], [16]>;
 138 defm : AtomWriteResPair<WriteBSR, [AtomPort01], [AtomPort01], 16, 16, [16], [16]>;
 139 defm : X86WriteResPairUnsupported<WritePOPCNT>;
 140 defm : X86WriteResPairUnsupported<WriteLZCNT>;
 141 defm : X86WriteResPairUnsupported<WriteTZCNT>;
 142
 143 // BMI1 BEXTR/BLS, BMI2 BZHI
 144 defm : X86WriteResPairUnsupported<WriteBEXTR>;
 145 defm : X86WriteResPairUnsupported<WriteBLS>;
 146 defm : X86WriteResPairUnsupported<WriteBZHI>;
 147
 148 ////////////////////////////////////////////////////////////////////////////////
 149 // Integer shifts and rotates.
 150 ////////////////////////////////////////////////////////////////////////////////
 151
 152 defm : AtomWriteResPair<WriteShift,    [AtomPort0], [AtomPort0]>;
 153 defm : AtomWriteResPair<WriteShiftCL,  [AtomPort0], [AtomPort0]>;
 154 defm : AtomWriteResPair<WriteRotate,   [AtomPort0], [AtomPort0]>;
 155 defm : AtomWriteResPair<WriteRotateCL, [AtomPort0], [AtomPort0]>;
 156
 157 defm : X86WriteRes<WriteSHDrri, [AtomPort01], 2, [2], 1>;
 158 defm : X86WriteRes<WriteSHDrrcl,[AtomPort01], 2, [2], 1>;
 159 defm : X86WriteRes<WriteSHDmri, [AtomPort01], 4, [4], 1>;
 160 defm : X86WriteRes<WriteSHDmrcl,[AtomPort01], 4, [4], 1>;
 161
 162 ////////////////////////////////////////////////////////////////////////////////
 163 // Loads, stores, and moves, not folded with other operations.
 164 ////////////////////////////////////////////////////////////////////////////////
 165
 166 def : WriteRes<WriteLoad,    [AtomPort0]>;
 167 def : WriteRes<WriteStore,   [AtomPort0]>;
 168 def : WriteRes<WriteStoreNT, [AtomPort0]>;
 169 def : WriteRes<WriteMove,    [AtomPort01]>;
 170 defm : X86WriteResUnsupported<WriteVecMaskedGatherWriteback>;
 171
 172 // Treat misc copies as a move.
 173 def : InstRW<[WriteMove], (instrs COPY)>;
 174
 175 ////////////////////////////////////////////////////////////////////////////////
 176 // Idioms that clear a register, like xorps %xmm0, %xmm0.
 177 // These can often bypass execution ports completely.
 178 ////////////////////////////////////////////////////////////////////////////////
 179
 180 def : WriteRes<WriteZero,  []>;
 181
 182 ////////////////////////////////////////////////////////////////////////////////
 183 // Branches don't produce values, so they have no latency, but they still
 184 // consume resources. Indirect branches can fold loads.
 185 ////////////////////////////////////////////////////////////////////////////////
 186
 187 defm : AtomWriteResPair<WriteJump, [AtomPort1], [AtomPort1]>;
 188
 189 ////////////////////////////////////////////////////////////////////////////////
 190 // Special case scheduling classes.
 191 ////////////////////////////////////////////////////////////////////////////////
 192
 193 def : WriteRes<WriteSystem,     [AtomPort01]> { let Latency = 100; }
 194 def : WriteRes<WriteMicrocoded, [AtomPort01]> { let Latency = 100; }
 195 def : WriteRes<WriteFence,      [AtomPort0]>;
 196
 197 // Nops don't have dependencies, so there's no actual latency, but we set this
 198 // to '1' to tell the scheduler that the nop uses an ALU slot for a cycle.
 199 def : WriteRes<WriteNop, [AtomPort01]>;
 200
 201 ////////////////////////////////////////////////////////////////////////////////
 202 // Floating point. This covers both scalar and vector operations.
 203 ////////////////////////////////////////////////////////////////////////////////
 204
 205 defm : X86WriteRes<WriteFLD0,       [AtomPort01], 1, [1], 1>;
 206 defm : X86WriteRes<WriteFLD1,       [AtomPort01], 6, [6], 1>;
 207 def  : WriteRes<WriteFLoad,         [AtomPort0]>;
 208 def  : WriteRes<WriteFLoadX,        [AtomPort0]>;
 209 defm : X86WriteResUnsupported<WriteFLoadY>;
 210 defm : X86WriteResUnsupported<WriteFMaskedLoad>;
 211 defm : X86WriteResUnsupported<WriteFMaskedLoadY>;
 212
 213 def  : WriteRes<WriteFStore,        [AtomPort0]>;
 214 def  : WriteRes<WriteFStoreX,       [AtomPort0]>;
 215 defm : X86WriteResUnsupported<WriteFStoreY>;
 216 def  : WriteRes<WriteFStoreNT,      [AtomPort0]>;
 217 def  : WriteRes<WriteFStoreNTX,     [AtomPort0]>;
 218 defm : X86WriteResUnsupported<WriteFStoreNTY>;
 219 defm : X86WriteResUnsupported<WriteFMaskedStore32>;
 220 defm : X86WriteResUnsupported<WriteFMaskedStore32Y>;
 221 defm : X86WriteResUnsupported<WriteFMaskedStore64>;
 222 defm : X86WriteResUnsupported<WriteFMaskedStore64Y>;
 223
 224 def  : WriteRes<WriteFMove,         [AtomPort01]>;
 225 def  : WriteRes<WriteFMoveX,        [AtomPort01]>;
 226 defm : X86WriteResUnsupported<WriteFMoveY>;
 227
 228 defm : X86WriteRes<WriteEMMS,       [AtomPort01], 5, [5], 1>;
 229
 230 defm : AtomWriteResPair<WriteFAdd,           [AtomPort1], [AtomPort0,AtomPort1],  5,  5,  [1],  [1,1]>;
 231 defm : AtomWriteResPair<WriteFAddX,          [AtomPort1], [AtomPort0,AtomPort1],  5,  5,  [1],  [1,1]>;
 232 defm : X86WriteResPairUnsupported<WriteFAddY>;
 233 defm : X86WriteResPairUnsupported<WriteFAddZ>;
 234 defm : AtomWriteResPair<WriteFAdd64,         [AtomPort1], [AtomPort0,AtomPort1],  5,  5,  [1],  [1,1]>;
 235 defm : AtomWriteResPair<WriteFAdd64X,        [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  6,  7,  [5,5],  [6,6]>;
 236 defm : X86WriteResPairUnsupported<WriteFAdd64Y>;
 237 defm : X86WriteResPairUnsupported<WriteFAdd64Z>;
 238 defm : AtomWriteResPair<WriteFCmp,           [AtomPort1], [AtomPort0,AtomPort1],  5,  5,  [1],  [1,1]>;
 239 defm : AtomWriteResPair<WriteFCmpX,          [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  6,  7,  [5,5],  [6,6]>;
 240 defm : X86WriteResPairUnsupported<WriteFCmpY>;
 241 defm : X86WriteResPairUnsupported<WriteFCmpZ>;
 242 defm : AtomWriteResPair<WriteFCmp64,         [AtomPort1], [AtomPort0,AtomPort1],  5,  5,  [1],  [1,1]>;
 243 defm : AtomWriteResPair<WriteFCmp64X,        [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  6,  7,  [5,5],  [6,6]>;
 244 defm : X86WriteResPairUnsupported<WriteFCmp64Y>;
 245 defm : X86WriteResPairUnsupported<WriteFCmp64Z>;
 246 defm : AtomWriteResPair<WriteFCom,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 247 defm : AtomWriteResPair<WriteFComX,          [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 248 defm : AtomWriteResPair<WriteFMul,           [AtomPort0],  [AtomPort0],  4,  4,  [2],  [2]>;
 249 defm : AtomWriteResPair<WriteFMulX,          [AtomPort0],  [AtomPort0],  5,  5,  [2],  [2]>;
 250 defm : X86WriteResPairUnsupported<WriteFMulY>;
 251 defm : X86WriteResPairUnsupported<WriteFMulZ>;
 252 defm : AtomWriteResPair<WriteFMul64,         [AtomPort0],  [AtomPort0],  5,  5,  [2],  [2]>;
 253 defm : AtomWriteResPair<WriteFMul64X,        [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  9, 10,  [9,9],  [10,10]>;
 254 defm : X86WriteResPairUnsupported<WriteFMul64Y>;
 255 defm : X86WriteResPairUnsupported<WriteFMul64Z>;
 256 defm : AtomWriteResPair<WriteFRcp,           [AtomPort0],  [AtomPort0],  4,  4,  [4],  [4]>;
 257 defm : AtomWriteResPair<WriteFRcpX,         [AtomPort01], [AtomPort01],  9, 10,  [9], [10]>;
 258 defm : X86WriteResPairUnsupported<WriteFRcpY>;
 259 defm : X86WriteResPairUnsupported<WriteFRcpZ>;
 260 defm : AtomWriteResPair<WriteFRsqrt,         [AtomPort0],  [AtomPort0],  4,  4,  [4],  [4]>;
 261 defm : AtomWriteResPair<WriteFRsqrtX,       [AtomPort01], [AtomPort01],  9, 10,  [9], [10]>;
 262 defm : X86WriteResPairUnsupported<WriteFRsqrtY>;
 263 defm : X86WriteResPairUnsupported<WriteFRsqrtZ>;
 264 defm : AtomWriteResPair<WriteFDiv,          [AtomPort01], [AtomPort01], 34, 34, [34], [34]>;
 265 defm : AtomWriteResPair<WriteFDivX,         [AtomPort01], [AtomPort01], 70, 70, [70], [70]>;
 266 defm : X86WriteResPairUnsupported<WriteFDivY>;
 267 defm : X86WriteResPairUnsupported<WriteFDivZ>;
 268 defm : AtomWriteResPair<WriteFDiv64,        [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 269 defm : AtomWriteResPair<WriteFDiv64X,       [AtomPort01], [AtomPort01],125,125,[125],[125]>;
 270 defm : X86WriteResPairUnsupported<WriteFDiv64Y>;
 271 defm : X86WriteResPairUnsupported<WriteFDiv64Z>;
 272 defm : AtomWriteResPair<WriteFSqrt,         [AtomPort01], [AtomPort01], 34, 34, [34], [34]>;
 273 defm : AtomWriteResPair<WriteFSqrtX,        [AtomPort01], [AtomPort01], 70, 70, [70], [70]>;
 274 defm : X86WriteResPairUnsupported<WriteFSqrtY>;
 275 defm : X86WriteResPairUnsupported<WriteFSqrtZ>;
 276 defm : AtomWriteResPair<WriteFSqrt64,       [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 277 defm : AtomWriteResPair<WriteFSqrt64X,      [AtomPort01], [AtomPort01],125,125,[125],[125]>;
 278 defm : X86WriteResPairUnsupported<WriteFSqrt64Y>;
 279 defm : X86WriteResPairUnsupported<WriteFSqrt64Z>;
 280 defm : AtomWriteResPair<WriteFSqrt80,       [AtomPort01], [AtomPort01], 71, 71, [71], [71]>;
 281 defm : AtomWriteResPair<WriteFSign,          [AtomPort1],  [AtomPort1]>;
 282 defm : AtomWriteResPair<WriteFRnd,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 283 defm : X86WriteResPairUnsupported<WriteFRndY>;
 284 defm : X86WriteResPairUnsupported<WriteFRndZ>;
 285 defm : AtomWriteResPair<WriteFLogic,        [AtomPort01],  [AtomPort0]>;
 286 defm : X86WriteResPairUnsupported<WriteFLogicY>;
 287 defm : X86WriteResPairUnsupported<WriteFLogicZ>;
 288 defm : AtomWriteResPair<WriteFTest,         [AtomPort01],  [AtomPort0]>;
 289 defm : X86WriteResPairUnsupported<WriteFTestY>;
 290 defm : X86WriteResPairUnsupported<WriteFTestZ>;
 291 defm : AtomWriteResPair<WriteFShuffle,       [AtomPort0],  [AtomPort0]>;
 292 defm : X86WriteResPairUnsupported<WriteFShuffleY>;
 293 defm : X86WriteResPairUnsupported<WriteFShuffleZ>;
 294 defm : X86WriteResPairUnsupported<WriteFVarShuffle>;
 295 defm : X86WriteResPairUnsupported<WriteFVarShuffleY>;
 296 defm : X86WriteResPairUnsupported<WriteFVarShuffleZ>;
 297 defm : X86WriteResPairUnsupported<WriteFMA>;
 298 defm : X86WriteResPairUnsupported<WriteFMAX>;
 299 defm : X86WriteResPairUnsupported<WriteFMAY>;
 300 defm : X86WriteResPairUnsupported<WriteFMAZ>;
 301 defm : X86WriteResPairUnsupported<WriteDPPD>;
 302 defm : X86WriteResPairUnsupported<WriteDPPS>;
 303 defm : X86WriteResPairUnsupported<WriteDPPSY>;
 304 defm : X86WriteResPairUnsupported<WriteDPPSZ>;
 305 defm : X86WriteResPairUnsupported<WriteFBlend>;
 306 defm : X86WriteResPairUnsupported<WriteFBlendY>;
 307 defm : X86WriteResPairUnsupported<WriteFBlendZ>;
 308 defm : X86WriteResPairUnsupported<WriteFVarBlend>;
 309 defm : X86WriteResPairUnsupported<WriteFVarBlendY>;
 310 defm : X86WriteResPairUnsupported<WriteFVarBlendZ>;
 311 defm : X86WriteResPairUnsupported<WriteFShuffle256>;
 312 defm : X86WriteResPairUnsupported<WriteFVarShuffle256>;
 313
 314 ////////////////////////////////////////////////////////////////////////////////
 315 // Conversions.
 316 ////////////////////////////////////////////////////////////////////////////////
 317
 318 defm : AtomWriteResPair<WriteCvtSS2I,   [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  8,  9,  [7,7],  [6,6]>;
 319 defm : AtomWriteResPair<WriteCvtPS2I,   [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  6,  7,  [5,5],  [6,6]>;
 320 defm : X86WriteResPairUnsupported<WriteCvtPS2IY>;
 321 defm : X86WriteResPairUnsupported<WriteCvtPS2IZ>;
 322 defm : AtomWriteResPair<WriteCvtSD2I,   [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  8,  9,  [7,7],  [6,6]>;
 323 defm : AtomWriteResPair<WriteCvtPD2I,   [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  7,  8,  [6,6],  [7,7]>;
 324 defm : X86WriteResPairUnsupported<WriteCvtPD2IY>;
 325 defm : X86WriteResPairUnsupported<WriteCvtPD2IZ>;
 326
 327 defm : AtomWriteResPair<WriteCvtI2SS,   [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  6,  7,  [5,5],  [6,6]>;
 328 defm : AtomWriteResPair<WriteCvtI2PS,   [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  6,  7,  [5,5],  [6,6]>;
 329 defm : X86WriteResPairUnsupported<WriteCvtI2PSY>;
 330 defm : X86WriteResPairUnsupported<WriteCvtI2PSZ>;
 331 defm : AtomWriteResPair<WriteCvtI2SD,   [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  6,  7,  [5,5],  [6,6]>;
 332 defm : AtomWriteResPair<WriteCvtI2PD,   [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  7,  8,  [6,6],  [7,7]>;
 333 defm : X86WriteResPairUnsupported<WriteCvtI2PDY>;
 334 defm : X86WriteResPairUnsupported<WriteCvtI2PDZ>;
 335
 336 defm : AtomWriteResPair<WriteCvtSS2SD,  [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  6,  7,  [5,5],  [6,6]>;
 337 defm : AtomWriteResPair<WriteCvtPS2PD,  [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  7,  8,  [6,6],  [7,7]>;
 338 defm : X86WriteResPairUnsupported<WriteCvtPS2PDY>;
 339 defm : X86WriteResPairUnsupported<WriteCvtPS2PDZ>;
 340 defm : AtomWriteResPair<WriteCvtSD2SS,  [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  6,  7,  [5,5],  [6,6]>;
 341 defm : AtomWriteResPair<WriteCvtPD2PS,  [AtomPort0,AtomPort1], [AtomPort0,AtomPort1],  7,  8,  [6,6],  [7,7]>;
 342 defm : X86WriteResPairUnsupported<WriteCvtPD2PSY>;
 343 defm : X86WriteResPairUnsupported<WriteCvtPD2PSZ>;
 344
 345 defm : X86WriteResPairUnsupported<WriteCvtPH2PS>;
 346 defm : X86WriteResPairUnsupported<WriteCvtPH2PSY>;
 347 defm : X86WriteResPairUnsupported<WriteCvtPH2PSZ>;
 348 defm : X86WriteResUnsupported<WriteCvtPS2PH>;
 349 defm : X86WriteResUnsupported<WriteCvtPS2PHSt>;
 350 defm : X86WriteResUnsupported<WriteCvtPS2PHY>;
 351 defm : X86WriteResUnsupported<WriteCvtPS2PHZ>;
 352 defm : X86WriteResUnsupported<WriteCvtPS2PHYSt>;
 353 defm : X86WriteResUnsupported<WriteCvtPS2PHZSt>;
 354
 355 ////////////////////////////////////////////////////////////////////////////////
 356 // Vector integer operations.
 357 ////////////////////////////////////////////////////////////////////////////////
 358
 359 def  : WriteRes<WriteVecLoad,         [AtomPort0]>;
 360 def  : WriteRes<WriteVecLoadX,        [AtomPort0]>;
 361 defm : X86WriteResUnsupported<WriteVecLoadY>;
 362 def  : WriteRes<WriteVecLoadNT,       [AtomPort0]>;
 363 defm : X86WriteResUnsupported<WriteVecLoadNTY>;
 364 defm : X86WriteResUnsupported<WriteVecMaskedLoad>;
 365 defm : X86WriteResUnsupported<WriteVecMaskedLoadY>;
 366
 367 def  : WriteRes<WriteVecStore,        [AtomPort0]>;
 368 def  : WriteRes<WriteVecStoreX,       [AtomPort0]>;
 369 defm : X86WriteResUnsupported<WriteVecStoreY>;
 370 def  : WriteRes<WriteVecStoreNT,      [AtomPort0]>;
 371 defm : X86WriteResUnsupported<WriteVecStoreNTY>;
 372 defm : X86WriteResUnsupported<WriteVecMaskedStore32>;
 373 defm : X86WriteResUnsupported<WriteVecMaskedStore64>;
 374 defm : X86WriteResUnsupported<WriteVecMaskedStore32Y>;
 375 defm : X86WriteResUnsupported<WriteVecMaskedStore64Y>;
 376
 377 def  : WriteRes<WriteVecMove,          [AtomPort0]>;
 378 def  : WriteRes<WriteVecMoveX,        [AtomPort01]>;
 379 defm : X86WriteResUnsupported<WriteVecMoveY>;
 380 defm : X86WriteRes<WriteVecMoveToGpr,   [AtomPort0], 3, [3], 1>;
 381 defm : X86WriteRes<WriteVecMoveFromGpr, [AtomPort0], 1, [1], 1>;
 382
 383 defm : AtomWriteResPair<WriteVecALU,       [AtomPort01],  [AtomPort0], 1, 1>;
 384 defm : AtomWriteResPair<WriteVecALUX,      [AtomPort01],  [AtomPort0], 1, 1>;
 385 defm : X86WriteResPairUnsupported<WriteVecALUY>;
 386 defm : X86WriteResPairUnsupported<WriteVecALUZ>;
 387 defm : AtomWriteResPair<WriteVecLogic,     [AtomPort01],  [AtomPort0], 1, 1>;
 388 defm : AtomWriteResPair<WriteVecLogicX,    [AtomPort01],  [AtomPort0], 1, 1>;
 389 defm : X86WriteResPairUnsupported<WriteVecLogicY>;
 390 defm : X86WriteResPairUnsupported<WriteVecLogicZ>;
 391 defm : X86WriteResPairUnsupported<WriteVecTest>;
 392 defm : X86WriteResPairUnsupported<WriteVecTestY>;
 393 defm : X86WriteResPairUnsupported<WriteVecTestZ>;
 394 defm : AtomWriteResPair<WriteVecShift,     [AtomPort0,AtomPort1], [AtomPort0,AtomPort1], 2, 3, [1,1], [2,2]>;
 395 defm : AtomWriteResPair<WriteVecShiftX,    [AtomPort0,AtomPort1], [AtomPort0,AtomPort1], 2, 3, [1,1], [2,2]>;
 396 defm : X86WriteResPairUnsupported<WriteVecShiftY>;
 397 defm : X86WriteResPairUnsupported<WriteVecShiftZ>;
 398 defm : AtomWriteResPair<WriteVecShiftImm,   [AtomPort0],  [AtomPort0], 1, 1>;
 399 defm : AtomWriteResPair<WriteVecShiftImmX,  [AtomPort0],  [AtomPort0], 1, 1>;
 400 defm : X86WriteResPairUnsupported<WriteVecShiftImmY>;
 401 defm : X86WriteResPairUnsupported<WriteVecShiftImmZ>;
 402 defm : AtomWriteResPair<WriteVecIMul,       [AtomPort0],  [AtomPort0], 4, 4, [1], [1]>;
 403 defm : AtomWriteResPair<WriteVecIMulX,      [AtomPort0],  [AtomPort0], 5, 5, [2], [2]>;
 404 defm : X86WriteResPairUnsupported<WriteVecIMulY>;
 405 defm : X86WriteResPairUnsupported<WriteVecIMulZ>;
 406 defm : X86WriteResPairUnsupported<WritePMULLD>;
 407 defm : X86WriteResPairUnsupported<WritePMULLDY>;
 408 defm : X86WriteResPairUnsupported<WritePMULLDZ>;
 409 defm : X86WriteResPairUnsupported<WritePHMINPOS>;
 410 defm : X86WriteResPairUnsupported<WriteMPSAD>;
 411 defm : X86WriteResPairUnsupported<WriteMPSADY>;
 412 defm : X86WriteResPairUnsupported<WriteMPSADZ>;
 413 defm : AtomWriteResPair<WritePSADBW,        [AtomPort0],  [AtomPort0], 4, 4, [1], [1]>;
 414 defm : AtomWriteResPair<WritePSADBWX,       [AtomPort0],  [AtomPort0], 5, 5, [2], [2]>;
 415 defm : X86WriteResPairUnsupported<WritePSADBWY>;
 416 defm : X86WriteResPairUnsupported<WritePSADBWZ>;
 417 defm : AtomWriteResPair<WriteShuffle,       [AtomPort0],  [AtomPort0], 1, 1>;
 418 defm : AtomWriteResPair<WriteShuffleX,      [AtomPort0],  [AtomPort0], 1, 1>;
 419 defm : X86WriteResPairUnsupported<WriteShuffleY>;
 420 defm : X86WriteResPairUnsupported<WriteShuffleZ>;
 421 defm : AtomWriteResPair<WriteVarShuffle,    [AtomPort0],  [AtomPort0], 1, 1>;
 422 defm : AtomWriteResPair<WriteVarShuffleX,  [AtomPort0,AtomPort1], [AtomPort0,AtomPort1], 4, 5, [3,3], [4,4]>;
 423 defm : X86WriteResPairUnsupported<WriteVarShuffleY>;
 424 defm : X86WriteResPairUnsupported<WriteVarShuffleZ>;
 425 defm : X86WriteResPairUnsupported<WriteBlend>;
 426 defm : X86WriteResPairUnsupported<WriteBlendY>;
 427 defm : X86WriteResPairUnsupported<WriteBlendZ>;
 428 defm : X86WriteResPairUnsupported<WriteVarBlend>;
 429 defm : X86WriteResPairUnsupported<WriteVarBlendY>;
 430 defm : X86WriteResPairUnsupported<WriteVarBlendZ>;
 431 defm : X86WriteResPairUnsupported<WriteShuffle256>;
 432 defm : X86WriteResPairUnsupported<WriteVPMOV256>;
 433 defm : X86WriteResPairUnsupported<WriteVarShuffle256>;
 434 defm : X86WriteResPairUnsupported<WriteVarVecShift>;
 435 defm : X86WriteResPairUnsupported<WriteVarVecShiftY>;
 436 defm : X86WriteResPairUnsupported<WriteVarVecShiftZ>;
 437
 438 ////////////////////////////////////////////////////////////////////////////////
 439 // Vector insert/extract operations.
 440 ////////////////////////////////////////////////////////////////////////////////
 441
 442 defm : AtomWriteResPair<WriteVecInsert,     [AtomPort0],  [AtomPort0], 1, 1>;
 443 def  : WriteRes<WriteVecExtract,   [AtomPort0]>;
 444 def  : WriteRes<WriteVecExtractSt, [AtomPort0]>;
 445
 446 ////////////////////////////////////////////////////////////////////////////////
 447 // SSE42 String instructions.
 448 ////////////////////////////////////////////////////////////////////////////////
 449
 450 defm : X86WriteResPairUnsupported<WritePCmpIStrI>;
 451 defm : X86WriteResPairUnsupported<WritePCmpIStrM>;
 452 defm : X86WriteResPairUnsupported<WritePCmpEStrI>;
 453 defm : X86WriteResPairUnsupported<WritePCmpEStrM>;
 454
 455 ////////////////////////////////////////////////////////////////////////////////
 456 // MOVMSK Instructions.
 457 ////////////////////////////////////////////////////////////////////////////////
 458
 459 def  : WriteRes<WriteFMOVMSK,    [AtomPort0]> { let Latency = 3; let ResourceCycles = [3]; }
 460 def  : WriteRes<WriteVecMOVMSK,  [AtomPort0]> { let Latency = 3; let ResourceCycles = [3]; }
 461 defm : X86WriteResUnsupported<WriteVecMOVMSKY>;
 462 def  : WriteRes<WriteMMXMOVMSK,  [AtomPort0]> { let Latency = 3; let ResourceCycles = [3]; }
 463
 464 ////////////////////////////////////////////////////////////////////////////////
 465 // AES instructions.
 466 ////////////////////////////////////////////////////////////////////////////////
 467
 468 defm : X86WriteResPairUnsupported<WriteAESIMC>;
 469 defm : X86WriteResPairUnsupported<WriteAESKeyGen>;
 470 defm : X86WriteResPairUnsupported<WriteAESDecEnc>;
 471
 472 ////////////////////////////////////////////////////////////////////////////////
 473 // Horizontal add/sub  instructions.
 474 ////////////////////////////////////////////////////////////////////////////////
 475
 476 defm : AtomWriteResPair<WriteFHAdd,  [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 477 defm : AtomWriteResPair<WriteFHAddY, [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 478 defm : AtomWriteResPair<WritePHAdd,  [AtomPort01], [AtomPort01], 3, 4, [3], [4]>;
 479 defm : AtomWriteResPair<WritePHAddX, [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 480 defm : AtomWriteResPair<WritePHAddY, [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 481
 482 ////////////////////////////////////////////////////////////////////////////////
 483 // Carry-less multiplication instructions.
 484 ////////////////////////////////////////////////////////////////////////////////
 485
 486 defm : X86WriteResPairUnsupported<WriteCLMul>;
 487
 488 ////////////////////////////////////////////////////////////////////////////////
 489 // Load/store MXCSR.
 490 ////////////////////////////////////////////////////////////////////////////////
 491
 492 def : WriteRes<WriteLDMXCSR, [AtomPort01]> { let Latency = 5; let ResourceCycles = [5]; }
 493 def : WriteRes<WriteSTMXCSR, [AtomPort01]> { let Latency = 15; let ResourceCycles = [15]; }
 494
 495 ////////////////////////////////////////////////////////////////////////////////
 496 // Special Cases.
 497 ////////////////////////////////////////////////////////////////////////////////
 498
 499 // Port0
 500 def AtomWrite0_1 : SchedWriteRes<[AtomPort0]> {
 501   let Latency = 1;
 502   let ResourceCycles = [1];
 503 }
 504 def : InstRW<[AtomWrite0_1], (instrs XAM_F, LD_Frr,
 505                                      MOVSX64rr32)>;
 506 def : SchedAlias<WriteALURMW, AtomWrite0_1>;
 507 def : SchedAlias<WriteADCRMW, AtomWrite0_1>;
 508 def : InstRW<[AtomWrite0_1], (instregex "(RCL|RCR|ROL|ROR|SAR|SHL|SHR)(8|16|32|64)m",
 509                                         "MOV(S|Z)X(32|64)rr(8|8_NOREX|16)")>;
 510
 511 // Port1
 512 def AtomWrite1_1 : SchedWriteRes<[AtomPort1]> {
 513   let Latency = 1;
 514   let ResourceCycles = [1];
 515 }
 516 def : InstRW<[AtomWrite1_1], (instrs FCOMPP)>;
 517 def : InstRW<[AtomWrite1_1], (instregex "UCOM_F(P|PP)?r")>;
 518
 519 def AtomWrite1_5 : SchedWriteRes<[AtomPort1]> {
 520   let Latency = 5;
 521   let ResourceCycles = [5];
 522 }
 523 def : InstRW<[AtomWrite1_5], (instrs MMX_CVTPI2PSirr, MMX_CVTPI2PSirm,
 524                                      MMX_CVTPS2PIirr, MMX_CVTTPS2PIirr)>;
 525
 526 // Port0 and Port1
 527 def AtomWrite0_1_1 : SchedWriteRes<[AtomPort0, AtomPort1]> {
 528   let Latency = 1;
 529   let ResourceCycles = [1, 1];
 530 }
 531 def : InstRW<[AtomWrite0_1_1], (instrs POP32r, POP64r,
 532                                        POP16rmr, POP32rmr, POP64rmr,
 533                                        PUSH16r, PUSH32r, PUSH64r,
 534                                        PUSHi16, PUSHi32,
 535                                        PUSH16rmr, PUSH32rmr, PUSH64rmr,
 536                                        PUSH16i8, PUSH32i8, PUSH64i8, PUSH64i32,
 537                                        XCH_F)>;
 538 def : InstRW<[AtomWrite0_1_1], (instregex "RETI(L|Q|W)$",
 539                                           "IRET(16|32|64)?")>;
 540
 541 def AtomWrite0_1_5 : SchedWriteRes<[AtomPort0, AtomPort1]> {
 542   let Latency = 5;
 543   let ResourceCycles = [5, 5];
 544 }
 545 def : InstRW<[AtomWrite0_1_5], (instrs MMX_CVTPS2PIirm, MMX_CVTTPS2PIirm)>;
 546 def : InstRW<[AtomWrite0_1_5], (instregex "ILD_F(16|32|64)")>;
 547
 548 // Port0 or Port1
 549 def AtomWrite01_1 : SchedWriteRes<[AtomPort01]> {
 550   let Latency = 1;
 551   let ResourceCycles = [1];
 552 }
 553 def : InstRW<[AtomWrite01_1], (instrs FDECSTP, FFREE, FFREEP, FINCSTP, WAIT,
 554                                       LFENCE,
 555                                       STOSB, STOSL, STOSQ, STOSW,
 556                                       MOVSSrr, MOVSSrr_REV,
 557                                       PSLLDQri, PSRLDQri)>;
 558 def : InstRW<[AtomWrite01_1], (instregex "MMX_PACK(SSDW|SSWB|USWB)irr",
 559                                          "MMX_PUNPCKH(BW|DQ|WD)irr")>;
 560
 561 def AtomWrite01_2 : SchedWriteRes<[AtomPort01]> {
 562   let Latency = 2;
 563   let ResourceCycles = [2];
 564 }
 565 def : InstRW<[AtomWrite01_2], (instrs LEAVE, LEAVE64, POP16r,
 566                                       PUSH16rmm, PUSH32rmm, PUSH64rmm,
 567                                       LODSB, LODSL, LODSQ, LODSW,
 568                                       SCASB, SCASL, SCASQ, SCASW)>;
 569 def : InstRW<[AtomWrite01_2], (instregex "PUSH(CS|DS|ES|FS|GS|SS)(16|32|64)",
 570                                          "(ST|ISTT)_F(P)?(16|32|64)?(m|rr)",
 571                                          "MMX_P(ADD|SUB)Qirr",
 572                                          "MOV(S|Z)X16rr8",
 573                                          "MOV(UPS|UPD|DQU)mr",
 574                                          "MASKMOVDQU(64)?",
 575                                          "P(ADD|SUB)Qrr")>;
 576 def : SchedAlias<WriteBitTestSetImmRMW, AtomWrite01_2>;
 577
 578 def AtomWrite01_3 : SchedWriteRes<[AtomPort01]> {
 579   let Latency = 3;
 580   let ResourceCycles = [3];
 581 }
 582 def : InstRW<[AtomWrite01_3], (instrs CLD, LDDQUrm,
 583                                       CMPSB, CMPSL, CMPSQ, CMPSW,
 584                                       MOVSB, MOVSL, MOVSQ, MOVSW,
 585                                       POP16rmm, POP32rmm, POP64rmm)>;
 586 def : InstRW<[AtomWrite01_3], (instregex "XADD(8|16|32|64)rm",
 587                                          "XCHG(8|16|32|64)rm",
 588                                          "PH(ADD|SUB)Drr",
 589                                          "MOV(S|Z)X16rm8",
 590                                          "MMX_P(ADD|SUB)Qirm",
 591                                          "MOV(UPS|UPD|DQU)rm",
 592                                          "P(ADD|SUB)Qrm")>;
 593
 594 def AtomWrite01_4 : SchedWriteRes<[AtomPort01]> {
 595   let Latency = 4;
 596   let ResourceCycles = [4];
 597 }
 598 def : InstRW<[AtomWrite01_4], (instrs CBW, CWD, CWDE, CDQ, CDQE, CQO,
 599                                       JCXZ, JECXZ, JRCXZ,
 600                                       LD_F80m)>;
 601 def : InstRW<[AtomWrite01_4], (instregex "PH(ADD|SUB)Drm",
 602                                          "(MMX_)?PEXTRWrr(_REV)?")>;
 603
 604 def AtomWrite01_5 : SchedWriteRes<[AtomPort01]> {
 605   let Latency = 5;
 606   let ResourceCycles = [5];
 607 }
 608 def : InstRW<[AtomWrite01_5], (instrs FLDCW16m, ST_FP80m)>;
 609 def : InstRW<[AtomWrite01_5], (instregex "MMX_PH(ADD|SUB)S?Wrr")>;
 610
 611 def AtomWrite01_6 : SchedWriteRes<[AtomPort01]> {
 612   let Latency = 6;
 613   let ResourceCycles = [6];
 614 }
 615 def : InstRW<[AtomWrite01_6], (instrs CMPXCHG8rm, INTO, XLAT,
 616                                       SHLD16rrCL, SHRD16rrCL,
 617                                       SHLD16rri8, SHRD16rri8,
 618                                       SHLD16mrCL, SHRD16mrCL,
 619                                       SHLD16mri8, SHRD16mri8)>;
 620 def : InstRW<[AtomWrite01_6], (instregex "IST_F(P)?(16|32|64)?m",
 621                                          "MMX_PH(ADD|SUB)S?Wrm")>;
 622
 623 def AtomWrite01_7 : SchedWriteRes<[AtomPort01]> {
 624   let Latency = 7;
 625   let ResourceCycles = [7];
 626 }
 627 def : InstRW<[AtomWrite01_7], (instrs AAD8i8)>;
 628
 629 def AtomWrite01_8 : SchedWriteRes<[AtomPort01]> {
 630   let Latency = 8;
 631   let ResourceCycles = [8];
 632 }
 633 def : InstRW<[AtomWrite01_8], (instrs LOOPE,
 634                                       PUSHA16, PUSHA32,
 635                                       SHLD64rrCL, SHRD64rrCL,
 636                                       FNSTCW16m)>;
 637
 638 def AtomWrite01_9 : SchedWriteRes<[AtomPort01]> {
 639   let Latency = 9;
 640   let ResourceCycles = [9];
 641 }
 642 def : InstRW<[AtomWrite01_9], (instrs POPA16, POPA32,
 643                                       PUSHF16, PUSHF32, PUSHF64,
 644                                       SHLD64mrCL, SHRD64mrCL,
 645                                       SHLD64mri8, SHRD64mri8,
 646                                       SHLD64rri8, SHRD64rri8,
 647                                       CMPXCHG8rr)>;
 648 def : InstRW<[AtomWrite01_9], (instregex "(U)?COM_FI", "TST_F",
 649                                          "(U)?COMIS(D|S)rr",
 650                                          "CVT(T)?SS2SI64rr(_Int)?")>;
 651
 652 def AtomWrite01_10 : SchedWriteRes<[AtomPort01]> {
 653   let Latency = 10;
 654   let ResourceCycles = [10];
 655 }
 656 def : SchedAlias<WriteFLDC, AtomWrite01_10>;
 657 def : InstRW<[AtomWrite01_10], (instregex "(U)?COMIS(D|S)rm",
 658                                           "CVT(T)?SS2SI64rm(_Int)?")>;
 659
 660 def AtomWrite01_11 : SchedWriteRes<[AtomPort01]> {
 661   let Latency = 11;
 662   let ResourceCycles = [11];
 663 }
 664 def : InstRW<[AtomWrite01_11], (instrs BOUNDS16rm, BOUNDS32rm)>;
 665 def : SchedAlias<WriteBitTestSetRegRMW, AtomWrite01_11>;
 666
 667 def AtomWrite01_13 : SchedWriteRes<[AtomPort01]> {
 668   let Latency = 13;
 669   let ResourceCycles = [13];
 670 }
 671 def : InstRW<[AtomWrite01_13], (instrs AAA, AAS)>;
 672
 673 def AtomWrite01_14 : SchedWriteRes<[AtomPort01]> {
 674   let Latency = 14;
 675   let ResourceCycles = [14];
 676 }
 677 def : InstRW<[AtomWrite01_14], (instrs CMPXCHG16rm, CMPXCHG32rm, CMPXCHG64rm)>;
 678
 679 def AtomWrite01_17 : SchedWriteRes<[AtomPort01]> {
 680   let Latency = 17;
 681   let ResourceCycles = [17];
 682 }
 683 def : InstRW<[AtomWrite01_17], (instrs LOOPNE, PAUSE)>;
 684
 685 def AtomWrite01_18 : SchedWriteRes<[AtomPort01]> {
 686   let Latency = 18;
 687   let ResourceCycles = [18];
 688 }
 689 def : InstRW<[AtomWrite01_18], (instrs CMPXCHG8B, DAA, LOOP)>;
 690
 691 def AtomWrite01_20 : SchedWriteRes<[AtomPort01]> {
 692   let Latency = 20;
 693   let ResourceCycles = [20];
 694 }
 695 def : InstRW<[AtomWrite01_20], (instrs DAS)>;
 696
 697 def AtomWrite01_21 : SchedWriteRes<[AtomPort01]> {
 698   let Latency = 21;
 699   let ResourceCycles = [21];
 700 }
 701 def : InstRW<[AtomWrite01_21], (instrs AAM8i8, STD)>;
 702
 703 def AtomWrite01_22 : SchedWriteRes<[AtomPort01]> {
 704   let Latency = 22;
 705   let ResourceCycles = [22];
 706 }
 707 def : InstRW<[AtomWrite01_22], (instrs CMPXCHG16B)>;
 708
 709 def AtomWrite01_23 : SchedWriteRes<[AtomPort01]> {
 710   let Latency = 23;
 711   let ResourceCycles = [23];
 712 }
 713 def : InstRW<[AtomWrite01_23], (instrs ARPL16mr, ARPL16rr)>;
 714
 715 def AtomWrite01_25 : SchedWriteRes<[AtomPort01]> {
 716   let Latency = 25;
 717   let ResourceCycles = [25];
 718 }
 719 def : InstRW<[AtomWrite01_25], (instrs FNCLEX, FXTRACT)>;
 720
 721 def AtomWrite01_26 : SchedWriteRes<[AtomPort01]> {
 722   let Latency = 26;
 723   let ResourceCycles = [26];
 724 }
 725 def : InstRW<[AtomWrite01_26], (instrs POPF32, POPF64)>;
 726
 727 def AtomWrite01_29 : SchedWriteRes<[AtomPort01]> {
 728   let Latency = 29;
 729   let ResourceCycles = [29];
 730 }
 731 def : InstRW<[AtomWrite01_29], (instregex "POP(DS|ES|FS|GS)(16|32|64)")>;
 732
 733 def AtomWrite01_30 : SchedWriteRes<[AtomPort01]> {
 734   let Latency = 30;
 735   let ResourceCycles = [30];
 736 }
 737 def : InstRW<[AtomWrite01_30], (instrs RDTSC, RDTSCP)>;
 738
 739 def AtomWrite01_32 : SchedWriteRes<[AtomPort01]> {
 740   let Latency = 32;
 741   let ResourceCycles = [32];
 742 }
 743 def : InstRW<[AtomWrite01_32], (instrs ENTER, POPF16)>;
 744
 745 def AtomWrite01_45 : SchedWriteRes<[AtomPort01]> {
 746   let Latency = 45;
 747   let ResourceCycles = [45];
 748 }
 749 def : InstRW<[AtomWrite01_45], (instrs MONITOR32rrr, MONITOR64rrr)>;
 750
 751 def AtomWrite01_46 : SchedWriteRes<[AtomPort01]> {
 752   let Latency = 46;
 753   let ResourceCycles = [46];
 754 }
 755 def : InstRW<[AtomWrite01_46], (instrs FRNDINT, MWAITrr, RDPMC)>;
 756
 757 def AtomWrite01_48 : SchedWriteRes<[AtomPort01]> {
 758   let Latency = 48;
 759   let ResourceCycles = [48];
 760 }
 761 def : InstRW<[AtomWrite01_48], (instrs POPSS16, POPSS32)>;
 762
 763 def AtomWrite01_55 : SchedWriteRes<[AtomPort01]> {
 764   let Latency = 55;
 765   let ResourceCycles = [55];
 766 }
 767 def : InstRW<[AtomWrite01_55], (instrs FPREM)>;
 768
 769 def AtomWrite01_59 : SchedWriteRes<[AtomPort01]> {
 770   let Latency = 59;
 771   let ResourceCycles = [59];
 772 }
 773 def : InstRW<[AtomWrite01_59], (instrs INSB, INSL, INSW)>;
 774
 775 def AtomWrite01_63 : SchedWriteRes<[AtomPort01]> {
 776   let Latency = 63;
 777   let ResourceCycles = [63];
 778 }
 779 def : InstRW<[AtomWrite01_63], (instrs FNINIT)>;
 780
 781 def AtomWrite01_68 : SchedWriteRes<[AtomPort01]> {
 782   let Latency = 68;
 783   let ResourceCycles = [68];
 784 }
 785 def : InstRW<[AtomWrite01_68], (instrs OUT8rr, OUT16rr, OUT32rr)>;
 786
 787 def AtomWrite01_71 : SchedWriteRes<[AtomPort01]> {
 788   let Latency = 71;
 789   let ResourceCycles = [71];
 790 }
 791 def : InstRW<[AtomWrite01_71], (instrs FPREM1,
 792                                        INVLPG, INVLPGA32, INVLPGA64)>;
 793
 794 def AtomWrite01_72 : SchedWriteRes<[AtomPort01]> {
 795   let Latency = 72;
 796   let ResourceCycles = [72];
 797 }
 798 def : InstRW<[AtomWrite01_72], (instrs OUT8ir, OUT16ir, OUT32ir)>;
 799
 800 def AtomWrite01_74 : SchedWriteRes<[AtomPort01]> {
 801   let Latency = 74;
 802   let ResourceCycles = [74];
 803 }
 804 def : InstRW<[AtomWrite01_74], (instrs OUTSB, OUTSL, OUTSW)>;
 805
 806 def AtomWrite01_77 : SchedWriteRes<[AtomPort01]> {
 807   let Latency = 77;
 808   let ResourceCycles = [77];
 809 }
 810 def : InstRW<[AtomWrite01_77], (instrs FSCALE)>;
 811
 812 def AtomWrite01_78 : SchedWriteRes<[AtomPort01]> {
 813   let Latency = 78;
 814   let ResourceCycles = [78];
 815 }
 816 def : InstRW<[AtomWrite01_78], (instrs RDMSR)>;
 817
 818 def AtomWrite01_79 : SchedWriteRes<[AtomPort01]> {
 819   let Latency = 79;
 820   let ResourceCycles = [79];
 821 }
 822 def : InstRW<[AtomWrite01_79], (instregex "RET(L|Q|W)?$",
 823                                           "LRETI?(L|Q|W)")>;
 824
 825 def AtomWrite01_92 : SchedWriteRes<[AtomPort01]> {
 826   let Latency = 92;
 827   let ResourceCycles = [92];
 828 }
 829 def : InstRW<[AtomWrite01_92], (instrs IN8ri, IN16ri, IN32ri)>;
 830
 831 def AtomWrite01_94 : SchedWriteRes<[AtomPort01]> {
 832   let Latency = 94;
 833   let ResourceCycles = [94];
 834 }
 835 def : InstRW<[AtomWrite01_94], (instrs IN8rr, IN16rr, IN32rr)>;
 836
 837 def AtomWrite01_99 : SchedWriteRes<[AtomPort01]> {
 838   let Latency = 99;
 839   let ResourceCycles = [99];
 840 }
 841 def : InstRW<[AtomWrite01_99], (instrs F2XM1)>;
 842
 843 def AtomWrite01_121 : SchedWriteRes<[AtomPort01]> {
 844   let Latency = 121;
 845   let ResourceCycles = [121];
 846 }
 847 def : InstRW<[AtomWrite01_121], (instrs CPUID)>;
 848
 849 def AtomWrite01_127 : SchedWriteRes<[AtomPort01]> {
 850   let Latency = 127;
 851   let ResourceCycles = [127];
 852 }
 853 def : InstRW<[AtomWrite01_127], (instrs INT)>;
 854
 855 def AtomWrite01_130 : SchedWriteRes<[AtomPort01]> {
 856   let Latency = 130;
 857   let ResourceCycles = [130];
 858 }
 859 def : InstRW<[AtomWrite01_130], (instrs INT3)>;
 860
 861 def AtomWrite01_140 : SchedWriteRes<[AtomPort01]> {
 862   let Latency = 140;
 863   let ResourceCycles = [140];
 864 }
 865 def : InstRW<[AtomWrite01_140], (instrs FXSAVE, FXSAVE64)>;
 866
 867 def AtomWrite01_141 : SchedWriteRes<[AtomPort01]> {
 868   let Latency = 141;
 869   let ResourceCycles = [141];
 870 }
 871 def : InstRW<[AtomWrite01_141], (instrs FXRSTOR, FXRSTOR64)>;
 872
 873 def AtomWrite01_146 : SchedWriteRes<[AtomPort01]> {
 874   let Latency = 146;
 875   let ResourceCycles = [146];
 876 }
 877 def : InstRW<[AtomWrite01_146], (instrs FYL2X)>;
 878
 879 def AtomWrite01_147 : SchedWriteRes<[AtomPort01]> {
 880   let Latency = 147;
 881   let ResourceCycles = [147];
 882 }
 883 def : InstRW<[AtomWrite01_147], (instrs FYL2XP1)>;
 884
 885 def AtomWrite01_168 : SchedWriteRes<[AtomPort01]> {
 886   let Latency = 168;
 887   let ResourceCycles = [168];
 888 }
 889 def : InstRW<[AtomWrite01_168], (instrs FPTAN)>;
 890
 891 def AtomWrite01_174 : SchedWriteRes<[AtomPort01]> {
 892   let Latency = 174;
 893   let ResourceCycles = [174];
 894 }
 895 def : InstRW<[AtomWrite01_174], (instrs FSINCOS, FSIN, FCOS)>;
 896
 897 def AtomWrite01_183 : SchedWriteRes<[AtomPort01]> {
 898   let Latency = 183;
 899   let ResourceCycles = [183];
 900 }
 901 def : InstRW<[AtomWrite01_183], (instrs FPATAN)>;
 902
 903 def AtomWrite01_202 : SchedWriteRes<[AtomPort01]> {
 904   let Latency = 202;
 905   let ResourceCycles = [202];
 906 }
 907 def : InstRW<[AtomWrite01_202], (instrs WRMSR)>;
 908
 909 } // SchedModel