[ORC] Add std::tuple support to SimplePackedSerialization.
[llvm-project.git] / llvm / test / CodeGen / AArch64 / GlobalISel / legalize-build-vector.mir
blobb6c4ac8a6d7c973f898db7fe530b2a92ff321b5c
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -mtriple=aarch64-linux-gnu -O0 -run-pass=legalizer %s -o - | FileCheck %s
4 ---
5 name:            legal_v4s32
6 body: |
7   bb.0:
8     liveins: $w0, $w1, $w2, $w3
9     ; CHECK-LABEL: name: legal_v4s32
10     ; CHECK: [[COPY:%[0-9]+]]:_(s32) = COPY $w0
11     ; CHECK: [[COPY1:%[0-9]+]]:_(s32) = COPY $w1
12     ; CHECK: [[COPY2:%[0-9]+]]:_(s32) = COPY $w2
13     ; CHECK: [[COPY3:%[0-9]+]]:_(s32) = COPY $w3
14     ; CHECK: [[BUILD_VECTOR:%[0-9]+]]:_(<4 x s32>) = G_BUILD_VECTOR [[COPY]](s32), [[COPY1]](s32), [[COPY2]](s32), [[COPY3]](s32)
15     ; CHECK: $q0 = COPY [[BUILD_VECTOR]](<4 x s32>)
16     ; CHECK: RET_ReallyLR
17     %0:_(s32) = COPY $w0
18     %1:_(s32) = COPY $w1
19     %2:_(s32) = COPY $w2
20     %3:_(s32) = COPY $w3
21     %4:_(<4 x s32>) = G_BUILD_VECTOR %0(s32), %1(s32), %2(s32), %3(s32)
22     $q0 = COPY %4(<4 x s32>)
23     RET_ReallyLR
24 ...
25 ---
26 name:            legal_v2s64
27 body: |
28   bb.0:
29     liveins: $x0, $x1
30     ; CHECK-LABEL: name: legal_v2s64
31     ; CHECK: [[COPY:%[0-9]+]]:_(s64) = COPY $x0
32     ; CHECK: [[COPY1:%[0-9]+]]:_(s64) = COPY $x1
33     ; CHECK: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s64>) = G_BUILD_VECTOR [[COPY]](s64), [[COPY1]](s64)
34     ; CHECK: $q0 = COPY [[BUILD_VECTOR]](<2 x s64>)
35     ; CHECK: RET_ReallyLR
36     %0:_(s64) = COPY $x0
37     %1:_(s64) = COPY $x1
38     %2:_(<2 x s64>) = G_BUILD_VECTOR %0(s64), %1(s64)
39     $q0 = COPY %2(<2 x s64>)
40     RET_ReallyLR
41 ...
42 ---
43 name:            legal_v2p0
44 body: |
45   bb.0:
46     liveins: $x0, $x1
47     ; CHECK-LABEL: name: legal_v2p0
48     ; CHECK: [[COPY:%[0-9]+]]:_(p0) = COPY $x0
49     ; CHECK: [[COPY1:%[0-9]+]]:_(p0) = COPY $x1
50     ; CHECK: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x p0>) = G_BUILD_VECTOR [[COPY]](p0), [[COPY1]](p0)
51     ; CHECK: $q0 = COPY [[BUILD_VECTOR]](<2 x p0>)
52     ; CHECK: RET_ReallyLR
53     %0:_(p0) = COPY $x0
54     %1:_(p0) = COPY $x1
55     %2:_(<2 x p0>) = G_BUILD_VECTOR %0(p0), %1(p0)
56     $q0 = COPY %2(<2 x p0>)
57     RET_ReallyLR
58 ...
59 ---
60 name:            legal_v16s8
61 body: |
62   bb.0:
63     ; CHECK-LABEL: name: legal_v16s8
64     ; CHECK: [[DEF:%[0-9]+]]:_(s8) = G_IMPLICIT_DEF
65     ; CHECK: [[DEF1:%[0-9]+]]:_(s8) = G_IMPLICIT_DEF
66     ; CHECK: [[BUILD_VECTOR:%[0-9]+]]:_(<16 x s8>) = G_BUILD_VECTOR [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8)
67     ; CHECK: $q0 = COPY [[BUILD_VECTOR]](<16 x s8>)
68     ; CHECK: RET_ReallyLR
69     %0:_(s8) = G_IMPLICIT_DEF
70     %1:_(s8) = G_IMPLICIT_DEF
71     %2:_(<16 x s8>) = G_BUILD_VECTOR %0(s8), %1(s8), %0(s8), %1(s8), %0(s8), %1(s8), %0(s8), %1(s8), %0(s8), %1(s8), %0(s8), %1(s8), %0(s8), %1(s8), %0(s8), %1(s8)
72     $q0 = COPY %2(<16 x s8>)
73     RET_ReallyLR
74 ...
75 ---
76 name:            legal_v8s8
77 body: |
78   bb.0:
79     ; CHECK-LABEL: name: legal_v8s8
80     ; CHECK: [[DEF:%[0-9]+]]:_(s8) = G_IMPLICIT_DEF
81     ; CHECK: [[DEF1:%[0-9]+]]:_(s8) = G_IMPLICIT_DEF
82     ; CHECK: [[BUILD_VECTOR:%[0-9]+]]:_(<8 x s8>) = G_BUILD_VECTOR [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8), [[DEF]](s8), [[DEF1]](s8)
83     ; CHECK: $d0 = COPY [[BUILD_VECTOR]](<8 x s8>)
84     ; CHECK: RET_ReallyLR
85     %0:_(s8) = G_IMPLICIT_DEF
86     %1:_(s8) = G_IMPLICIT_DEF
87     %2:_(<8 x s8>) = G_BUILD_VECTOR %0(s8), %1(s8), %0(s8), %1(s8), %0(s8), %1(s8), %0(s8), %1(s8)
88     $d0 = COPY %2(<8 x s8>)
89     RET_ReallyLR
90 ...