llvm/test/CodeGen/AArch64/GlobalISel/legalize-insert-vector-elt.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64-linux-gnu -O0 -run-pass=legalizer %s -o - -global-isel-abort=1 | FileCheck %s
   3
   4 ---
   5 name:            v8s16
   6 body: |
   7   bb.0:
   8     liveins: $q0
   9     ; CHECK-LABEL: name: v8s16
  10     ; CHECK: [[COPY:%[0-9]+]]:_(<8 x s16>) = COPY $q0
  11     ; CHECK: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 1
  12     ; CHECK: %val:_(s16) = G_CONSTANT i16 42
  13     ; CHECK: [[IVEC:%[0-9]+]]:_(<8 x s16>) = G_INSERT_VECTOR_ELT [[COPY]], %val(s16), [[C]](s32)
  14     ; CHECK: $q0 = COPY [[IVEC]](<8 x s16>)
  15     ; CHECK: RET_ReallyLR
  16     %0:_(<8 x s16>) = COPY $q0
  17     %1:_(s32) = G_CONSTANT i32 1
  18     %val:_(s16) = G_CONSTANT i16 42
  19     %2:_(<8 x s16>) = G_INSERT_VECTOR_ELT %0(<8 x s16>), %val(s16), %1(s32)
  20     $q0 = COPY %2(<8 x s16>)
  21     RET_ReallyLR
  22 ...
  23 ---
  24 name:            v2s32
  25 body: |
  26   bb.0:
  27     liveins: $q0
  28     ; CHECK-LABEL: name: v2s32
  29     ; CHECK: [[COPY:%[0-9]+]]:_(<2 x s32>) = COPY $d0
  30     ; CHECK: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 1
  31     ; CHECK: %val:_(s32) = G_CONSTANT i32 42
  32     ; CHECK: [[IVEC:%[0-9]+]]:_(<2 x s32>) = G_INSERT_VECTOR_ELT [[COPY]], %val(s32), [[C]](s32)
  33     ; CHECK: $d0 = COPY [[IVEC]](<2 x s32>)
  34     ; CHECK: RET_ReallyLR
  35     %0:_(<2 x s32>) = COPY $d0
  36     %1:_(s32) = G_CONSTANT i32 1
  37     %val:_(s32) = G_CONSTANT i32 42
  38     %2:_(<2 x s32>) = G_INSERT_VECTOR_ELT %0(<2 x s32>), %val(s32), %1(s32)
  39     $d0 = COPY %2(<2 x s32>)
  40     RET_ReallyLR
  41 ...
  42 ---
  43 name:            v4s32
  44 body: |
  45   bb.0:
  46     liveins: $q0
  47     ; CHECK-LABEL: name: v4s32
  48     ; CHECK: [[COPY:%[0-9]+]]:_(<4 x s32>) = COPY $q0
  49     ; CHECK: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 1
  50     ; CHECK: %val:_(s32) = G_CONSTANT i32 42
  51     ; CHECK: [[IVEC:%[0-9]+]]:_(<4 x s32>) = G_INSERT_VECTOR_ELT [[COPY]], %val(s32), [[C]](s32)
  52     ; CHECK: $q0 = COPY [[IVEC]](<4 x s32>)
  53     ; CHECK: RET_ReallyLR
  54     %0:_(<4 x s32>) = COPY $q0
  55     %1:_(s32) = G_CONSTANT i32 1
  56     %val:_(s32) = G_CONSTANT i32 42
  57     %2:_(<4 x s32>) = G_INSERT_VECTOR_ELT %0(<4 x s32>), %val(s32), %1(s32)
  58     $q0 = COPY %2(<4 x s32>)
  59     RET_ReallyLR
  60 ...
  61 ---
  62 name:            v2s64
  63 body: |
  64   bb.0:
  65     liveins: $q0
  66     ; CHECK-LABEL: name: v2s64
  67     ; CHECK: [[COPY:%[0-9]+]]:_(<2 x s64>) = COPY $q0
  68     ; CHECK: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 1
  69     ; CHECK: %val:_(s64) = G_CONSTANT i64 42
  70     ; CHECK: [[IVEC:%[0-9]+]]:_(<2 x s64>) = G_INSERT_VECTOR_ELT [[COPY]], %val(s64), [[C]](s32)
  71     ; CHECK: $q0 = COPY [[IVEC]](<2 x s64>)
  72     ; CHECK: RET_ReallyLR
  73     %0:_(<2 x s64>) = COPY $q0
  74     %1:_(s32) = G_CONSTANT i32 1
  75     %val:_(s64) = G_CONSTANT i64 42
  76     %2:_(<2 x s64>) = G_INSERT_VECTOR_ELT %0(<2 x s64>), %val(s64), %1(s32)
  77     $q0 = COPY %2(<2 x s64>)
  78     RET_ReallyLR
  79 ...