llvm/test/CodeGen/AArch64/GlobalISel/regbank-intrinsic.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64 -run-pass=regbankselect -verify-machineinstrs %s -o - | FileCheck %s
   3 #
   4 # Verify register banks for intrinsics with known constraints. (E.g. all
   5 # operands must be FPRs.
   6 #
   7
   8 ...
   9 ---
  10 name:            uaddlv_fpr
  11 alignment:       4
  12 legalized:       true
  13 tracksRegLiveness: true
  14 body:             |
  15   bb.0:
  16     liveins: $q0
  17
  18     ; CHECK-LABEL: name: uaddlv_fpr
  19     ; CHECK: liveins: $q0
  20     ; CHECK: %copy:fpr(<16 x s8>) = COPY $q0
  21     ; CHECK: %intrin:fpr(s32) = G_INTRINSIC intrinsic(@llvm.aarch64.neon.uaddlv), %copy(<16 x s8>)
  22     ; CHECK: $w0 = COPY %intrin(s32)
  23     ; CHECK: RET_ReallyLR implicit $w0
  24     %copy:_(<16 x s8>) = COPY $q0
  25     %intrin:_(s32) = G_INTRINSIC intrinsic(@llvm.aarch64.neon.uaddlv), %copy(<16 x s8>)
  26     $w0 = COPY %intrin(s32)
  27     RET_ReallyLR implicit $w0
  28
  29 ...
  30 ---
  31 name:            uaddlv_fpr_load
  32 alignment:       4
  33 legalized:       true
  34 tracksRegLiveness: true
  35 body:             |
  36   bb.0:
  37     liveins: $x0
  38     ; CHECK-LABEL: name: uaddlv_fpr_load
  39     ; CHECK: liveins: $x0
  40     ; CHECK: %ptr:gpr(p0) = COPY $x0
  41     ; CHECK: %load:fpr(<2 x s32>) = G_LOAD %ptr(p0) :: (load (<2 x s32>))
  42     ; CHECK: %intrin:fpr(s32) = G_INTRINSIC intrinsic(@llvm.aarch64.neon.uaddlv), %load(<2 x s32>)
  43     ; CHECK: $w0 = COPY %intrin(s32)
  44     ; CHECK: RET_ReallyLR implicit $w0
  45     %ptr:_(p0) = COPY $x0
  46     %load:_(<2 x s32>) = G_LOAD %ptr :: (load (<2 x s32>))
  47     %intrin:_(s32) = G_INTRINSIC intrinsic(@llvm.aarch64.neon.uaddlv), %load(<2 x s32>)
  48     $w0 = COPY %intrin(s32)
  49     RET_ReallyLR implicit $w0
  50
  51 ...
  52 ---
  53 name:            uaddlv_fpr_store
  54 alignment:       4
  55 legalized:       true
  56 tracksRegLiveness: true
  57 body:             |
  58   bb.0:
  59     liveins: $x0, $x1
  60     ; CHECK-LABEL: name: uaddlv_fpr_store
  61     ; CHECK: liveins: $x0, $x1
  62     ; CHECK: %copy:gpr(<2 x s32>) = COPY $x0
  63     ; CHECK: %ptr:gpr(p0) = COPY $x0
  64     ; CHECK: [[COPY:%[0-9]+]]:fpr(<2 x s32>) = COPY %copy(<2 x s32>)
  65     ; CHECK: %intrin:fpr(s32) = G_INTRINSIC intrinsic(@llvm.aarch64.neon.uaddlv), [[COPY]](<2 x s32>)
  66     ; CHECK: G_STORE %intrin(s32), %ptr(p0) :: (store (s32))
  67     %copy:_(<2 x s32>) = COPY $x0
  68     %ptr:_(p0) = COPY $x0
  69     %intrin:_(s32) = G_INTRINSIC intrinsic(@llvm.aarch64.neon.uaddlv), %copy(<2 x s32>)
  70     G_STORE %intrin, %ptr :: (store (s32))