llvm/test/CodeGen/AArch64/GlobalISel/select-binop.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64-- -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s
   3 ---
   4 # Check that we select a 32-bit GPR G_ADD into ADDWrr on GPR32.
   5 # Also check that we constrain the register class of the COPY to GPR32.
   6 name:            add_s32_gpr
   7 legalized:       true
   8 regBankSelected: true
   9
  10 registers:
  11   - { id: 0, class: gpr }
  12   - { id: 1, class: gpr }
  13   - { id: 2, class: gpr }
  14
  15 body:             |
  16   bb.0:
  17     liveins: $w0, $w1
  18
  19     ; CHECK-LABEL: name: add_s32_gpr
  20     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
  21     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
  22     ; CHECK: [[ADDWrr:%[0-9]+]]:gpr32 = ADDWrr [[COPY]], [[COPY1]]
  23     ; CHECK: $w0 = COPY [[ADDWrr]]
  24     %0(s32) = COPY $w0
  25     %1(s32) = COPY $w1
  26     %2(s32) = G_ADD %0, %1
  27     $w0 = COPY %2(s32)
  28 ...
  29
  30 ---
  31 # Same as add_s32_gpr, for 64-bit operations.
  32 name:            add_s64_gpr
  33 legalized:       true
  34 regBankSelected: true
  35
  36 registers:
  37   - { id: 0, class: gpr }
  38   - { id: 1, class: gpr }
  39   - { id: 2, class: gpr }
  40
  41 body:             |
  42   bb.0:
  43     liveins: $x0, $x1
  44
  45     ; CHECK-LABEL: name: add_s64_gpr
  46     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
  47     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
  48     ; CHECK: [[ADDXrr:%[0-9]+]]:gpr64 = ADDXrr [[COPY]], [[COPY1]]
  49     ; CHECK: $x0 = COPY [[ADDXrr]]
  50     %0(s64) = COPY $x0
  51     %1(s64) = COPY $x1
  52     %2(s64) = G_ADD %0, %1
  53     $x0 = COPY %2(s64)
  54 ...
  55
  56 ---
  57 name:            add_imm_s32_gpr
  58 legalized:       true
  59 regBankSelected: true
  60
  61 registers:
  62   - { id: 0, class: gpr }
  63   - { id: 1, class: gpr }
  64   - { id: 2, class: gpr }
  65
  66 body:             |
  67   bb.0:
  68     liveins: $w0, $w1
  69
  70     ; CHECK-LABEL: name: add_imm_s32_gpr
  71     ; CHECK: [[COPY:%[0-9]+]]:gpr32sp = COPY $w0
  72     ; CHECK: [[ADDWri:%[0-9]+]]:gpr32sp = ADDWri [[COPY]], 1, 0
  73     ; CHECK: $w0 = COPY [[ADDWri]]
  74     %0(s32) = COPY $w0
  75     %1(s32) = G_CONSTANT i32 1
  76     %2(s32) = G_ADD %0, %1
  77     $w0 = COPY %2(s32)
  78 ...
  79
  80 ---
  81 name:            add_imm_s64_gpr
  82 legalized:       true
  83 regBankSelected: true
  84
  85 registers:
  86   - { id: 0, class: gpr }
  87   - { id: 1, class: gpr }
  88   - { id: 2, class: gpr }
  89
  90 body:             |
  91   bb.0:
  92     liveins: $x0, $w1
  93
  94     ; CHECK-LABEL: name: add_imm_s64_gpr
  95     ; CHECK: [[COPY:%[0-9]+]]:gpr64sp = COPY $x0
  96     ; CHECK: [[ADDXri:%[0-9]+]]:gpr64sp = ADDXri [[COPY]], 1, 0
  97     ; CHECK: $x0 = COPY [[ADDXri]]
  98     %0(s64) = COPY $x0
  99     %1(s64) = G_CONSTANT i64 1
 100     %2(s64) = G_ADD %0, %1
 101     $x0 = COPY %2(s64)
 102 ...
 103
 104 ---
 105 name:            add_neg_s32_gpr
 106 legalized:       true
 107 regBankSelected: true
 108
 109 registers:
 110   - { id: 0, class: gpr }
 111   - { id: 1, class: gpr }
 112   - { id: 2, class: gpr }
 113
 114 body:             |
 115   bb.0:
 116     liveins: $w1, $w2
 117     ; We should be able to turn the ADD into a SUB.
 118     ; CHECK-LABEL: name: add_neg_s32_gpr
 119     ; CHECK: [[COPY:%[0-9]+]]:gpr32sp = COPY $w1
 120     ; CHECK: [[SUBSWri:%[0-9]+]]:gpr32 = SUBSWri [[COPY]], 1, 0, implicit-def $nzcv
 121     ; CHECK: $w2 = COPY [[SUBSWri]]
 122     %0(s32) = COPY $w1
 123     %1(s32) = G_CONSTANT i32 -1
 124     %2(s32) = G_ADD %0, %1
 125     $w2 = COPY %2(s32)
 126 ...
 127
 128 ---
 129 name:            add_neg_s64_gpr
 130 legalized:       true
 131 regBankSelected: true
 132
 133 registers:
 134   - { id: 0, class: gpr }
 135   - { id: 1, class: gpr }
 136   - { id: 2, class: gpr }
 137
 138 body:             |
 139   bb.0:
 140     liveins: $x0, $x1
 141     ; We should be able to turn the ADD into a SUB.
 142     ; CHECK-LABEL: name: add_neg_s64_gpr
 143     ; CHECK: [[COPY:%[0-9]+]]:gpr64sp = COPY $x0
 144     ; CHECK: [[SUBSXri:%[0-9]+]]:gpr64 = SUBSXri [[COPY]], 1, 0, implicit-def $nzcv
 145     ; CHECK: $x0 = COPY [[SUBSXri]]
 146     %0(s64) = COPY $x0
 147     %1(s64) = G_CONSTANT i64 -1
 148     %2(s64) = G_ADD %0, %1
 149     $x0 = COPY %2(s64)
 150 ...
 151
 152 ---
 153 name:            add_neg_invalid_immed_s32
 154 legalized:       true
 155 regBankSelected: true
 156
 157 registers:
 158   - { id: 0, class: gpr }
 159   - { id: 1, class: gpr }
 160   - { id: 2, class: gpr }
 161
 162 body:             |
 163   bb.0:
 164     liveins: $x0, $x1
 165     ; We can't select this if the value is out of range.
 166     ; CHECK-LABEL: name: add_neg_invalid_immed_s32
 167     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 168     ; CHECK: [[MOVi64imm:%[0-9]+]]:gpr64 = MOVi64imm -5000
 169     ; CHECK: [[ADDXrr:%[0-9]+]]:gpr64 = ADDXrr [[COPY]], [[MOVi64imm]]
 170     ; CHECK: $x0 = COPY [[ADDXrr]]
 171     %0(s64) = COPY $x0
 172     %1(s64) = G_CONSTANT i64 -5000
 173     %2(s64) = G_ADD %0, %1
 174     $x0 = COPY %2(s64)
 175 ...
 176
 177 ---
 178 name:            add_neg_invalid_immed_s64
 179 legalized:       true
 180 regBankSelected: true
 181
 182 registers:
 183   - { id: 0, class: gpr }
 184   - { id: 1, class: gpr }
 185   - { id: 2, class: gpr }
 186
 187 body:             |
 188   bb.0:
 189     liveins: $x0, $x1
 190     ; We can't select this if the value is out of range.
 191     ; CHECK-LABEL: name: add_neg_invalid_immed_s64
 192     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 193     ; CHECK: [[MOVi64imm:%[0-9]+]]:gpr64 = MOVi64imm -5000
 194     ; CHECK: [[ADDXrr:%[0-9]+]]:gpr64 = ADDXrr [[COPY]], [[MOVi64imm]]
 195     ; CHECK: $x0 = COPY [[ADDXrr]]
 196     %0(s64) = COPY $x0
 197     %1(s64) = G_CONSTANT i64 -5000
 198     %2(s64) = G_ADD %0, %1
 199     $x0 = COPY %2(s64)
 200 ...
 201
 202 ---
 203 name:            add_imm_0_s32
 204 legalized:       true
 205 regBankSelected: true
 206
 207 registers:
 208   - { id: 0, class: gpr }
 209   - { id: 1, class: gpr }
 210   - { id: 2, class: gpr }
 211
 212 body:             |
 213   bb.0:
 214     liveins: $x0, $x1
 215     ; We shouldn't get a SUB here, because "cmp wN, $0" and "cmp wN, #0" have
 216     ; opposite effects on the C flag.
 217     ; CHECK-LABEL: name: add_imm_0_s32
 218     ; CHECK: [[COPY:%[0-9]+]]:gpr64sp = COPY $x0
 219     ; CHECK: [[ADDXri:%[0-9]+]]:gpr64sp = ADDXri [[COPY]], 0, 0
 220     ; CHECK: $x0 = COPY [[ADDXri]]
 221     %0(s64) = COPY $x0
 222     %1(s64) = G_CONSTANT i64 0
 223     %2(s64) = G_ADD %0, %1
 224     $x0 = COPY %2(s64)
 225 ...
 226
 227 ---
 228 name:            add_imm_0_s64
 229 legalized:       true
 230 regBankSelected: true
 231
 232 registers:
 233   - { id: 0, class: gpr }
 234   - { id: 1, class: gpr }
 235   - { id: 2, class: gpr }
 236
 237 body:             |
 238   bb.0:
 239     liveins: $x0, $x1
 240     ; We shouldn't get a SUB here, because "cmp xN, $0" and "cmp xN, #0" have
 241     ; opposite effects on the C flag.
 242     ; CHECK-LABEL: name: add_imm_0_s64
 243     ; CHECK: [[COPY:%[0-9]+]]:gpr64sp = COPY $x0
 244     ; CHECK: [[ADDXri:%[0-9]+]]:gpr64sp = ADDXri [[COPY]], 0, 0
 245     ; CHECK: $x0 = COPY [[ADDXri]]
 246     %0(s64) = COPY $x0
 247     %1(s64) = G_CONSTANT i64 0
 248     %2(s64) = G_ADD %0, %1
 249     $x0 = COPY %2(s64)
 250 ...
 251
 252 ---
 253 name:            add_imm_s32_gpr_bb
 254 legalized:       true
 255 regBankSelected: true
 256
 257 registers:
 258   - { id: 0, class: gpr }
 259   - { id: 1, class: gpr }
 260   - { id: 2, class: gpr }
 261
 262 body:             |
 263   ; CHECK-LABEL: name: add_imm_s32_gpr_bb
 264   ; CHECK: bb.0:
 265   ; CHECK:   successors: %bb.1(0x80000000)
 266   ; CHECK:   [[COPY:%[0-9]+]]:gpr32sp = COPY $w0
 267   ; CHECK:   B %bb.1
 268   ; CHECK: bb.1:
 269   ; CHECK:   [[ADDWri:%[0-9]+]]:gpr32sp = ADDWri [[COPY]], 1, 0
 270   ; CHECK:   $w0 = COPY [[ADDWri]]
 271   bb.0:
 272     liveins: $w0, $w1
 273     successors: %bb.1
 274
 275     %0(s32) = COPY $w0
 276     %1(s32) = G_CONSTANT i32 1
 277     G_BR %bb.1
 278
 279   bb.1:
 280     %2(s32) = G_ADD %0, %1
 281     $w0 = COPY %2(s32)
 282 ...
 283
 284 ---
 285 # Same as add_s32_gpr, for G_SUB operations.
 286 name:            sub_s32_gpr
 287 legalized:       true
 288 regBankSelected: true
 289
 290 registers:
 291   - { id: 0, class: gpr }
 292   - { id: 1, class: gpr }
 293   - { id: 2, class: gpr }
 294
 295 body:             |
 296   bb.0:
 297     liveins: $w0, $w1
 298
 299     ; CHECK-LABEL: name: sub_s32_gpr
 300     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
 301     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
 302     ; CHECK: [[SUBSWrr:%[0-9]+]]:gpr32 = SUBSWrr [[COPY]], [[COPY1]], implicit-def $nzcv
 303     ; CHECK: $w0 = COPY [[SUBSWrr]]
 304     %0(s32) = COPY $w0
 305     %1(s32) = COPY $w1
 306     %2(s32) = G_SUB %0, %1
 307     $w0 = COPY %2(s32)
 308 ...
 309
 310 ---
 311 # Same as add_s64_gpr, for G_SUB operations.
 312 name:            sub_s64_gpr
 313 legalized:       true
 314 regBankSelected: true
 315
 316 registers:
 317   - { id: 0, class: gpr }
 318   - { id: 1, class: gpr }
 319   - { id: 2, class: gpr }
 320
 321 body:             |
 322   bb.0:
 323     liveins: $x0, $x1
 324
 325     ; CHECK-LABEL: name: sub_s64_gpr
 326     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 327     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 328     ; CHECK: [[SUBSXrr:%[0-9]+]]:gpr64 = SUBSXrr [[COPY]], [[COPY1]], implicit-def $nzcv
 329     ; CHECK: $x0 = COPY [[SUBSXrr]]
 330     %0(s64) = COPY $x0
 331     %1(s64) = COPY $x1
 332     %2(s64) = G_SUB %0, %1
 333     $x0 = COPY %2(s64)
 334 ...
 335
 336 ---
 337 # Same as add_s32_gpr, for G_OR operations.
 338 name:            or_s32_gpr
 339 legalized:       true
 340 regBankSelected: true
 341
 342 registers:
 343   - { id: 0, class: gpr }
 344   - { id: 1, class: gpr }
 345   - { id: 2, class: gpr }
 346
 347 body:             |
 348   bb.0:
 349     liveins: $w0, $w1
 350
 351     ; CHECK-LABEL: name: or_s32_gpr
 352     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
 353     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
 354     ; CHECK: [[ORRWrr:%[0-9]+]]:gpr32 = ORRWrr [[COPY]], [[COPY1]]
 355     ; CHECK: $w0 = COPY [[ORRWrr]]
 356     %0(s32) = COPY $w0
 357     %1(s32) = COPY $w1
 358     %2(s32) = G_OR %0, %1
 359     $w0 = COPY %2(s32)
 360 ...
 361
 362 ---
 363 # Same as add_s64_gpr, for G_OR operations.
 364 name:            or_s64_gpr
 365 legalized:       true
 366 regBankSelected: true
 367
 368 registers:
 369   - { id: 0, class: gpr }
 370   - { id: 1, class: gpr }
 371   - { id: 2, class: gpr }
 372
 373 body:             |
 374   bb.0:
 375     liveins: $x0, $x1
 376
 377     ; CHECK-LABEL: name: or_s64_gpr
 378     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 379     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 380     ; CHECK: [[ORRXrr:%[0-9]+]]:gpr64 = ORRXrr [[COPY]], [[COPY1]]
 381     ; CHECK: $x0 = COPY [[ORRXrr]]
 382     %0(s64) = COPY $x0
 383     %1(s64) = COPY $x1
 384     %2(s64) = G_OR %0, %1
 385     $x0 = COPY %2(s64)
 386 ...
 387
 388 ---
 389 # 64-bit G_OR on vector registers.
 390 name:            or_v2s32_fpr
 391 legalized:       true
 392 regBankSelected: true
 393 #
 394 registers:
 395   - { id: 0, class: fpr }
 396   - { id: 1, class: fpr }
 397   - { id: 2, class: fpr }
 398
 399 # The actual OR does not matter as long as it is operating
 400 # on 64-bit width vector.
 401 body:             |
 402   bb.0:
 403     liveins: $d0, $d1
 404
 405     ; CHECK-LABEL: name: or_v2s32_fpr
 406     ; CHECK: [[COPY:%[0-9]+]]:fpr64 = COPY $d0
 407     ; CHECK: [[COPY1:%[0-9]+]]:fpr64 = COPY $d1
 408     ; CHECK: [[ORRv8i8_:%[0-9]+]]:fpr64 = ORRv8i8 [[COPY]], [[COPY1]]
 409     ; CHECK: $d0 = COPY [[ORRv8i8_]]
 410       %0(<2 x s32>) = COPY $d0
 411       %1(<2 x s32>) = COPY $d1
 412       %2(<2 x s32>) = G_OR %0, %1
 413       $d0 = COPY %2(<2 x s32>)
 414 ...
 415
 416 ---
 417 # Same as add_s32_gpr, for G_AND operations.
 418 name:            and_s32_gpr
 419 legalized:       true
 420 regBankSelected: true
 421
 422 registers:
 423   - { id: 0, class: gpr }
 424   - { id: 1, class: gpr }
 425   - { id: 2, class: gpr }
 426
 427 body:             |
 428   bb.0:
 429     liveins: $w0, $w1
 430
 431     ; CHECK-LABEL: name: and_s32_gpr
 432     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
 433     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
 434     ; CHECK: [[ANDWrr:%[0-9]+]]:gpr32 = ANDWrr [[COPY]], [[COPY1]]
 435     ; CHECK: $w0 = COPY [[ANDWrr]]
 436     %0(s32) = COPY $w0
 437     %1(s32) = COPY $w1
 438     %2(s32) = G_AND %0, %1
 439     $w0 = COPY %2(s32)
 440 ...
 441
 442 ---
 443 # Same as add_s64_gpr, for G_AND operations.
 444 name:            and_s64_gpr
 445 legalized:       true
 446 regBankSelected: true
 447
 448 registers:
 449   - { id: 0, class: gpr }
 450   - { id: 1, class: gpr }
 451   - { id: 2, class: gpr }
 452
 453 body:             |
 454   bb.0:
 455     liveins: $x0, $x1
 456
 457     ; CHECK-LABEL: name: and_s64_gpr
 458     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 459     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 460     ; CHECK: [[ANDXrr:%[0-9]+]]:gpr64 = ANDXrr [[COPY]], [[COPY1]]
 461     ; CHECK: $x0 = COPY [[ANDXrr]]
 462     %0(s64) = COPY $x0
 463     %1(s64) = COPY $x1
 464     %2(s64) = G_AND %0, %1
 465     $x0 = COPY %2(s64)
 466 ...
 467
 468 ---
 469 # Same as add_s32_gpr, for G_SHL operations.
 470 name:            shl_s32_gpr
 471 legalized:       true
 472 regBankSelected: true
 473
 474 registers:
 475   - { id: 0, class: gpr }
 476   - { id: 1, class: gpr }
 477   - { id: 2, class: gpr }
 478
 479 body:             |
 480   bb.0:
 481     liveins: $w0, $w1
 482
 483     ; CHECK-LABEL: name: shl_s32_gpr
 484     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
 485     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
 486     ; CHECK: [[LSLVWr:%[0-9]+]]:gpr32 = LSLVWr [[COPY]], [[COPY1]]
 487     ; CHECK: $w0 = COPY [[LSLVWr]]
 488     %0(s32) = COPY $w0
 489     %1(s32) = COPY $w1
 490     %2(s32) = G_SHL %0, %1
 491     $w0 = COPY %2(s32)
 492 ...
 493
 494 ---
 495 # Same as add_s64_gpr, for G_SHL operations.
 496 name:            shl_s64_gpr
 497 legalized:       true
 498 regBankSelected: true
 499
 500 registers:
 501   - { id: 0, class: gpr }
 502   - { id: 1, class: gpr }
 503   - { id: 2, class: gpr }
 504
 505 body:             |
 506   bb.0:
 507     liveins: $x0, $x1
 508
 509     ; CHECK-LABEL: name: shl_s64_gpr
 510     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 511     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 512     ; CHECK: [[LSLVXr:%[0-9]+]]:gpr64 = LSLVXr [[COPY]], [[COPY1]]
 513     ; CHECK: $x0 = COPY [[LSLVXr]]
 514     %0(s64) = COPY $x0
 515     %1(s64) = COPY $x1
 516     %2(s64) = G_SHL %0, %1
 517     $x0 = COPY %2(s64)
 518 ...
 519
 520 ---
 521 # Same as add_s32_gpr, for G_LSHR operations.
 522 name:            lshr_s32_gpr
 523 legalized:       true
 524 regBankSelected: true
 525
 526 registers:
 527   - { id: 0, class: gpr }
 528   - { id: 1, class: gpr }
 529   - { id: 2, class: gpr }
 530
 531 body:             |
 532   bb.0:
 533     liveins: $w0, $w1
 534
 535     ; CHECK-LABEL: name: lshr_s32_gpr
 536     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
 537     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
 538     ; CHECK: [[LSRVWr:%[0-9]+]]:gpr32 = LSRVWr [[COPY]], [[COPY1]]
 539     ; CHECK: $w0 = COPY [[LSRVWr]]
 540     %0(s32) = COPY $w0
 541     %1(s32) = COPY $w1
 542     %2(s32) = G_LSHR %0, %1
 543     $w0 = COPY %2(s32)
 544 ...
 545
 546 ---
 547 # Same as add_s64_gpr, for G_LSHR operations.
 548 name:            lshr_s64_gpr
 549 legalized:       true
 550 regBankSelected: true
 551
 552 registers:
 553   - { id: 0, class: gpr }
 554   - { id: 1, class: gpr }
 555   - { id: 2, class: gpr }
 556
 557 body:             |
 558   bb.0:
 559     liveins: $x0, $x1
 560
 561     ; CHECK-LABEL: name: lshr_s64_gpr
 562     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 563     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 564     ; CHECK: [[LSRVXr:%[0-9]+]]:gpr64 = LSRVXr [[COPY]], [[COPY1]]
 565     ; CHECK: $x0 = COPY [[LSRVXr]]
 566     %0(s64) = COPY $x0
 567     %1(s64) = COPY $x1
 568     %2(s64) = G_LSHR %0, %1
 569     $x0 = COPY %2(s64)
 570 ...
 571
 572 ---
 573 # Same as add_s32_gpr, for G_ASHR operations.
 574 name:            ashr_s32_gpr
 575 legalized:       true
 576 regBankSelected: true
 577
 578 registers:
 579   - { id: 0, class: gpr }
 580   - { id: 1, class: gpr }
 581   - { id: 2, class: gpr }
 582
 583 body:             |
 584   bb.0:
 585     liveins: $w0, $w1
 586
 587     ; CHECK-LABEL: name: ashr_s32_gpr
 588     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
 589     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
 590     ; CHECK: [[ASRVWr:%[0-9]+]]:gpr32 = ASRVWr [[COPY]], [[COPY1]]
 591     ; CHECK: $w0 = COPY [[ASRVWr]]
 592     %0(s32) = COPY $w0
 593     %1(s32) = COPY $w1
 594     %2(s32) = G_ASHR %0, %1
 595     $w0 = COPY %2(s32)
 596 ...
 597
 598 ---
 599 # Same as add_s64_gpr, for G_ASHR operations.
 600 name:            ashr_s64_gpr
 601 legalized:       true
 602 regBankSelected: true
 603
 604 registers:
 605   - { id: 0, class: gpr }
 606   - { id: 1, class: gpr }
 607   - { id: 2, class: gpr }
 608
 609 body:             |
 610   bb.0:
 611     liveins: $x0, $x1
 612
 613     ; CHECK-LABEL: name: ashr_s64_gpr
 614     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 615     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 616     ; CHECK: [[ASRVXr:%[0-9]+]]:gpr64 = ASRVXr [[COPY]], [[COPY1]]
 617     ; CHECK: $x0 = COPY [[ASRVXr]]
 618     %0(s64) = COPY $x0
 619     %1(s64) = COPY $x1
 620     %2(s64) = G_ASHR %0, %1
 621     $x0 = COPY %2(s64)
 622 ...
 623
 624 ---
 625 # Check that we select s32 GPR G_MUL. This is trickier than other binops because
 626 # there is only MADDWrrr, and we have to use the WZR physreg.
 627 name:            mul_s32_gpr
 628 legalized:       true
 629 regBankSelected: true
 630
 631 registers:
 632   - { id: 0, class: gpr }
 633   - { id: 1, class: gpr }
 634   - { id: 2, class: gpr }
 635
 636 body:             |
 637   bb.0:
 638     liveins: $w0, $w1
 639
 640     ; CHECK-LABEL: name: mul_s32_gpr
 641     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
 642     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
 643     ; CHECK: [[MADDWrrr:%[0-9]+]]:gpr32 = MADDWrrr [[COPY]], [[COPY1]], $wzr
 644     ; CHECK: $w0 = COPY [[MADDWrrr]]
 645     %0(s32) = COPY $w0
 646     %1(s32) = COPY $w1
 647     %2(s32) = G_MUL %0, %1
 648     $w0 = COPY %2(s32)
 649 ...
 650
 651 ---
 652 # Same as mul_s32_gpr for the s64 type.
 653 name:            mul_s64_gpr
 654 legalized:       true
 655 regBankSelected: true
 656
 657 registers:
 658   - { id: 0, class: gpr }
 659   - { id: 1, class: gpr }
 660   - { id: 2, class: gpr }
 661
 662 body:             |
 663   bb.0:
 664     liveins: $x0, $x1
 665
 666     ; CHECK-LABEL: name: mul_s64_gpr
 667     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 668     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 669     ; CHECK: [[MADDXrrr:%[0-9]+]]:gpr64 = MADDXrrr [[COPY]], [[COPY1]], $xzr
 670     ; CHECK: $x0 = COPY [[MADDXrrr]]
 671     %0(s64) = COPY $x0
 672     %1(s64) = COPY $x1
 673     %2(s64) = G_MUL %0, %1
 674     $x0 = COPY %2(s64)
 675 ...
 676
 677 ---
 678 # Same as mul_s32_gpr for the s64 type.
 679 name:            mulh_s64_gpr
 680 legalized:       true
 681 regBankSelected: true
 682
 683
 684 body:             |
 685   bb.0:
 686     liveins: $x0, $x1
 687
 688     ; CHECK-LABEL: name: mulh_s64_gpr
 689     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 690     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 691     ; CHECK: [[SMULHrr:%[0-9]+]]:gpr64 = SMULHrr [[COPY]], [[COPY1]]
 692     ; CHECK: [[UMULHrr:%[0-9]+]]:gpr64 = UMULHrr [[COPY]], [[COPY1]]
 693     ; CHECK: $x0 = COPY [[SMULHrr]]
 694     ; CHECK: $x0 = COPY [[UMULHrr]]
 695     %0:gpr(s64) = COPY $x0
 696     %1:gpr(s64) = COPY $x1
 697     %2:gpr(s64) = G_SMULH %0, %1
 698     %3:gpr(s64) = G_UMULH %0, %1
 699     $x0 = COPY %2(s64)
 700     $x0 = COPY %3(s64)
 701 ...
 702
 703 ---
 704 # Same as add_s32_gpr, for G_SDIV operations.
 705 name:            sdiv_s32_gpr
 706 legalized:       true
 707 regBankSelected: true
 708
 709 registers:
 710   - { id: 0, class: gpr }
 711   - { id: 1, class: gpr }
 712   - { id: 2, class: gpr }
 713
 714 body:             |
 715   bb.0:
 716     liveins: $w0, $w1
 717
 718     ; CHECK-LABEL: name: sdiv_s32_gpr
 719     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
 720     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
 721     ; CHECK: [[SDIVWr:%[0-9]+]]:gpr32 = SDIVWr [[COPY]], [[COPY1]]
 722     ; CHECK: $w0 = COPY [[SDIVWr]]
 723     %0(s32) = COPY $w0
 724     %1(s32) = COPY $w1
 725     %2(s32) = G_SDIV %0, %1
 726     $w0 = COPY %2(s32)
 727 ...
 728
 729 ---
 730 # Same as add_s64_gpr, for G_SDIV operations.
 731 name:            sdiv_s64_gpr
 732 legalized:       true
 733 regBankSelected: true
 734
 735 registers:
 736   - { id: 0, class: gpr }
 737   - { id: 1, class: gpr }
 738   - { id: 2, class: gpr }
 739
 740 body:             |
 741   bb.0:
 742     liveins: $x0, $x1
 743
 744     ; CHECK-LABEL: name: sdiv_s64_gpr
 745     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 746     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 747     ; CHECK: [[SDIVXr:%[0-9]+]]:gpr64 = SDIVXr [[COPY]], [[COPY1]]
 748     ; CHECK: $x0 = COPY [[SDIVXr]]
 749     %0(s64) = COPY $x0
 750     %1(s64) = COPY $x1
 751     %2(s64) = G_SDIV %0, %1
 752     $x0 = COPY %2(s64)
 753 ...
 754
 755 ---
 756 # Same as add_s32_gpr, for G_UDIV operations.
 757 name:            udiv_s32_gpr
 758 legalized:       true
 759 regBankSelected: true
 760
 761 registers:
 762   - { id: 0, class: gpr }
 763   - { id: 1, class: gpr }
 764   - { id: 2, class: gpr }
 765
 766 body:             |
 767   bb.0:
 768     liveins: $w0, $w1
 769
 770     ; CHECK-LABEL: name: udiv_s32_gpr
 771     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w0
 772     ; CHECK: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
 773     ; CHECK: [[UDIVWr:%[0-9]+]]:gpr32 = UDIVWr [[COPY]], [[COPY1]]
 774     ; CHECK: $w0 = COPY [[UDIVWr]]
 775     %0(s32) = COPY $w0
 776     %1(s32) = COPY $w1
 777     %2(s32) = G_UDIV %0, %1
 778     $w0 = COPY %2(s32)
 779 ...
 780
 781 ---
 782 # Same as add_s64_gpr, for G_UDIV operations.
 783 name:            udiv_s64_gpr
 784 legalized:       true
 785 regBankSelected: true
 786
 787 registers:
 788   - { id: 0, class: gpr }
 789   - { id: 1, class: gpr }
 790   - { id: 2, class: gpr }
 791
 792 body:             |
 793   bb.0:
 794     liveins: $x0, $x1
 795
 796     ; CHECK-LABEL: name: udiv_s64_gpr
 797     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x0
 798     ; CHECK: [[COPY1:%[0-9]+]]:gpr64 = COPY $x1
 799     ; CHECK: [[UDIVXr:%[0-9]+]]:gpr64 = UDIVXr [[COPY]], [[COPY1]]
 800     ; CHECK: $x0 = COPY [[UDIVXr]]
 801     %0(s64) = COPY $x0
 802     %1(s64) = COPY $x1
 803     %2(s64) = G_UDIV %0, %1
 804     $x0 = COPY %2(s64)
 805 ...
 806
 807 ---
 808 # Check that we select a s32 FPR G_FADD into FADDSrr.
 809 name:            fadd_s32_fpr
 810 legalized:       true
 811 regBankSelected: true
 812
 813 registers:
 814   - { id: 0, class: fpr }
 815   - { id: 1, class: fpr }
 816   - { id: 2, class: fpr }
 817
 818 body:             |
 819   bb.0:
 820     liveins: $s0, $s1
 821
 822     ; CHECK-LABEL: name: fadd_s32_fpr
 823     ; CHECK: [[COPY:%[0-9]+]]:fpr32 = COPY $s0
 824     ; CHECK: [[COPY1:%[0-9]+]]:fpr32 = COPY $s1
 825     ; CHECK: [[FADDSrr:%[0-9]+]]:fpr32 = FADDSrr [[COPY]], [[COPY1]]
 826     ; CHECK: $s0 = COPY [[FADDSrr]]
 827     %0(s32) = COPY $s0
 828     %1(s32) = COPY $s1
 829     %2(s32) = G_FADD %0, %1
 830     $s0 = COPY %2(s32)
 831 ...
 832
 833 ---
 834 name:            fadd_s64_fpr
 835 legalized:       true
 836 regBankSelected: true
 837
 838 registers:
 839   - { id: 0, class: fpr }
 840   - { id: 1, class: fpr }
 841   - { id: 2, class: fpr }
 842
 843 body:             |
 844   bb.0:
 845     liveins: $d0, $d1
 846
 847     ; CHECK-LABEL: name: fadd_s64_fpr
 848     ; CHECK: [[COPY:%[0-9]+]]:fpr64 = COPY $d0
 849     ; CHECK: [[COPY1:%[0-9]+]]:fpr64 = COPY $d1
 850     ; CHECK: [[FADDDrr:%[0-9]+]]:fpr64 = FADDDrr [[COPY]], [[COPY1]]
 851     ; CHECK: $d0 = COPY [[FADDDrr]]
 852     %0(s64) = COPY $d0
 853     %1(s64) = COPY $d1
 854     %2(s64) = G_FADD %0, %1
 855     $d0 = COPY %2(s64)
 856 ...
 857
 858 ---
 859 name:            fsub_s32_fpr
 860 legalized:       true
 861 regBankSelected: true
 862
 863 registers:
 864   - { id: 0, class: fpr }
 865   - { id: 1, class: fpr }
 866   - { id: 2, class: fpr }
 867
 868 body:             |
 869   bb.0:
 870     liveins: $s0, $s1
 871
 872     ; CHECK-LABEL: name: fsub_s32_fpr
 873     ; CHECK: [[COPY:%[0-9]+]]:fpr32 = COPY $s0
 874     ; CHECK: [[COPY1:%[0-9]+]]:fpr32 = COPY $s1
 875     ; CHECK: [[FSUBSrr:%[0-9]+]]:fpr32 = FSUBSrr [[COPY]], [[COPY1]]
 876     ; CHECK: $s0 = COPY [[FSUBSrr]]
 877     %0(s32) = COPY $s0
 878     %1(s32) = COPY $s1
 879     %2(s32) = G_FSUB %0, %1
 880     $s0 = COPY %2(s32)
 881 ...
 882
 883 ---
 884 name:            fsub_s64_fpr
 885 legalized:       true
 886 regBankSelected: true
 887
 888 registers:
 889   - { id: 0, class: fpr }
 890   - { id: 1, class: fpr }
 891   - { id: 2, class: fpr }
 892
 893 body:             |
 894   bb.0:
 895     liveins: $d0, $d1
 896
 897     ; CHECK-LABEL: name: fsub_s64_fpr
 898     ; CHECK: [[COPY:%[0-9]+]]:fpr64 = COPY $d0
 899     ; CHECK: [[COPY1:%[0-9]+]]:fpr64 = COPY $d1
 900     ; CHECK: [[FSUBDrr:%[0-9]+]]:fpr64 = FSUBDrr [[COPY]], [[COPY1]]
 901     ; CHECK: $d0 = COPY [[FSUBDrr]]
 902     %0(s64) = COPY $d0
 903     %1(s64) = COPY $d1
 904     %2(s64) = G_FSUB %0, %1
 905     $d0 = COPY %2(s64)
 906 ...
 907
 908 ---
 909 name:            fmul_s32_fpr
 910 legalized:       true
 911 regBankSelected: true
 912
 913 registers:
 914   - { id: 0, class: fpr }
 915   - { id: 1, class: fpr }
 916   - { id: 2, class: fpr }
 917
 918 body:             |
 919   bb.0:
 920     liveins: $s0, $s1
 921
 922     ; CHECK-LABEL: name: fmul_s32_fpr
 923     ; CHECK: [[COPY:%[0-9]+]]:fpr32 = COPY $s0
 924     ; CHECK: [[COPY1:%[0-9]+]]:fpr32 = COPY $s1
 925     ; CHECK: [[FMULSrr:%[0-9]+]]:fpr32 = FMULSrr [[COPY]], [[COPY1]]
 926     ; CHECK: $s0 = COPY [[FMULSrr]]
 927     %0(s32) = COPY $s0
 928     %1(s32) = COPY $s1
 929     %2(s32) = G_FMUL %0, %1
 930     $s0 = COPY %2(s32)
 931 ...
 932
 933 ---
 934 name:            fmul_s64_fpr
 935 legalized:       true
 936 regBankSelected: true
 937
 938 registers:
 939   - { id: 0, class: fpr }
 940   - { id: 1, class: fpr }
 941   - { id: 2, class: fpr }
 942
 943 body:             |
 944   bb.0:
 945     liveins: $d0, $d1
 946
 947     ; CHECK-LABEL: name: fmul_s64_fpr
 948     ; CHECK: [[COPY:%[0-9]+]]:fpr64 = COPY $d0
 949     ; CHECK: [[COPY1:%[0-9]+]]:fpr64 = COPY $d1
 950     ; CHECK: [[FMULDrr:%[0-9]+]]:fpr64 = FMULDrr [[COPY]], [[COPY1]]
 951     ; CHECK: $d0 = COPY [[FMULDrr]]
 952     %0(s64) = COPY $d0
 953     %1(s64) = COPY $d1
 954     %2(s64) = G_FMUL %0, %1
 955     $d0 = COPY %2(s64)
 956 ...
 957
 958 ---
 959 name:            fdiv_s32_fpr
 960 legalized:       true
 961 regBankSelected: true
 962
 963 registers:
 964   - { id: 0, class: fpr }
 965   - { id: 1, class: fpr }
 966   - { id: 2, class: fpr }
 967
 968 body:             |
 969   bb.0:
 970     liveins: $s0, $s1
 971
 972     ; CHECK-LABEL: name: fdiv_s32_fpr
 973     ; CHECK: [[COPY:%[0-9]+]]:fpr32 = COPY $s0
 974     ; CHECK: [[COPY1:%[0-9]+]]:fpr32 = COPY $s1
 975     ; CHECK: [[FDIVSrr:%[0-9]+]]:fpr32 = FDIVSrr [[COPY]], [[COPY1]]
 976     ; CHECK: $s0 = COPY [[FDIVSrr]]
 977     %0(s32) = COPY $s0
 978     %1(s32) = COPY $s1
 979     %2(s32) = G_FDIV %0, %1
 980     $s0 = COPY %2(s32)
 981 ...
 982
 983 ---
 984 name:            fdiv_s64_fpr
 985 legalized:       true
 986 regBankSelected: true
 987
 988 registers:
 989   - { id: 0, class: fpr }
 990   - { id: 1, class: fpr }
 991   - { id: 2, class: fpr }
 992
 993 body:             |
 994   bb.0:
 995     liveins: $d0, $d1
 996
 997     ; CHECK-LABEL: name: fdiv_s64_fpr
 998     ; CHECK: [[COPY:%[0-9]+]]:fpr64 = COPY $d0
 999     ; CHECK: [[COPY1:%[0-9]+]]:fpr64 = COPY $d1
1000     ; CHECK: [[FDIVDrr:%[0-9]+]]:fpr64 = FDIVDrr [[COPY]], [[COPY1]]
1001     ; CHECK: $d0 = COPY [[FDIVDrr]]
1002     %0(s64) = COPY $d0
1003     %1(s64) = COPY $d1
1004     %2(s64) = G_FDIV %0, %1
1005     $d0 = COPY %2(s64)
1006 ...
1007 ---
1008 name:            add_v8i16
1009 alignment:       4
1010 legalized:       true
1011 regBankSelected: true
1012 tracksRegLiveness: true
1013 registers:
1014   - { id: 0, class: fpr }
1015   - { id: 1, class: fpr }
1016   - { id: 2, class: fpr }
1017 machineFunctionInfo: {}
1018 body:             |
1019   bb.1:
1020     liveins: $q0, $q1
1021
1022     ; CHECK-LABEL: name: add_v8i16
1023     ; CHECK: liveins: $q0, $q1
1024     ; CHECK: [[COPY:%[0-9]+]]:fpr128 = COPY $q0
1025     ; CHECK: [[COPY1:%[0-9]+]]:fpr128 = COPY $q1
1026     ; CHECK: [[ADDv8i16_:%[0-9]+]]:fpr128 = ADDv8i16 [[COPY]], [[COPY1]]
1027     ; CHECK: $q0 = COPY [[ADDv8i16_]]
1028     ; CHECK: RET_ReallyLR implicit $q0
1029     %0:fpr(<8 x s16>) = COPY $q0
1030     %1:fpr(<8 x s16>) = COPY $q1
1031     %2:fpr(<8 x s16>) = G_ADD %0, %1
1032     $q0 = COPY %2(<8 x s16>)
1033     RET_ReallyLR implicit $q0
1034
1035 ...
1036 ---
1037 name:            add_v16i8
1038 alignment:       4
1039 legalized:       true
1040 regBankSelected: true
1041 tracksRegLiveness: true
1042 registers:
1043   - { id: 0, class: fpr }
1044   - { id: 1, class: fpr }
1045   - { id: 2, class: fpr }
1046 machineFunctionInfo: {}
1047 body:             |
1048   bb.1:
1049     liveins: $q0, $q1
1050
1051     ; CHECK-LABEL: name: add_v16i8
1052     ; CHECK: liveins: $q0, $q1
1053     ; CHECK: [[COPY:%[0-9]+]]:fpr128 = COPY $q0
1054     ; CHECK: [[COPY1:%[0-9]+]]:fpr128 = COPY $q1
1055     ; CHECK: [[ADDv16i8_:%[0-9]+]]:fpr128 = ADDv16i8 [[COPY]], [[COPY1]]
1056     ; CHECK: $q0 = COPY [[ADDv16i8_]]
1057     ; CHECK: RET_ReallyLR implicit $q0
1058     %0:fpr(<16 x s8>) = COPY $q0
1059     %1:fpr(<16 x s8>) = COPY $q1
1060     %2:fpr(<16 x s8>) = G_ADD %0, %1
1061     $q0 = COPY %2(<16 x s8>)
1062     RET_ReallyLR implicit $q0
1063
1064 ...
1065 ---
1066 name:            add_v4i16
1067 legalized:       true
1068 regBankSelected: true
1069 tracksRegLiveness: true
1070 body:             |
1071   bb.1:
1072     liveins: $d0, $d1
1073
1074     ; CHECK-LABEL: name: add_v4i16
1075     ; CHECK: liveins: $d0, $d1
1076     ; CHECK: [[COPY:%[0-9]+]]:fpr64 = COPY $d0
1077     ; CHECK: [[COPY1:%[0-9]+]]:fpr64 = COPY $d1
1078     ; CHECK: [[ADDv4i16_:%[0-9]+]]:fpr64 = ADDv4i16 [[COPY]], [[COPY1]]
1079     ; CHECK: $d0 = COPY [[ADDv4i16_]]
1080     ; CHECK: RET_ReallyLR implicit $d0
1081     %0:fpr(<4 x s16>) = COPY $d0
1082     %1:fpr(<4 x s16>) = COPY $d1
1083     %2:fpr(<4 x s16>) = G_ADD %0, %1
1084     $d0 = COPY %2(<4 x s16>)
1085     RET_ReallyLR implicit $d0
1086 ...
1087 ---
1088 name:            or_v4i16
1089 legalized:       true
1090 regBankSelected: true
1091 tracksRegLiveness: true
1092 body:             |
1093   bb.1:
1094     liveins: $d0, $d1
1095
1096     ; CHECK-LABEL: name: or_v4i16
1097     ; CHECK: liveins: $d0, $d1
1098     ; CHECK: [[COPY:%[0-9]+]]:fpr64 = COPY $d0
1099     ; CHECK: [[COPY1:%[0-9]+]]:fpr64 = COPY $d1
1100     ; CHECK: [[ORRv8i8_:%[0-9]+]]:fpr64 = ORRv8i8 [[COPY]], [[COPY1]]
1101     ; CHECK: $d0 = COPY [[ORRv8i8_]]
1102     ; CHECK: RET_ReallyLR implicit $d0
1103     %0:fpr(<4 x s16>) = COPY $d0
1104     %1:fpr(<4 x s16>) = COPY $d1
1105     %2:fpr(<4 x s16>) = G_OR %0, %1
1106     $d0 = COPY %2(<4 x s16>)
1107     RET_ReallyLR implicit $d0
1108 ...
1109 ---
1110 name:            xor_v4i16
1111 legalized:       true
1112 regBankSelected: true
1113 tracksRegLiveness: true
1114 body:             |
1115   bb.1:
1116     liveins: $d0, $d1
1117
1118     ; CHECK-LABEL: name: xor_v4i16
1119     ; CHECK: liveins: $d0, $d1
1120     ; CHECK: [[COPY:%[0-9]+]]:fpr64 = COPY $d0
1121     ; CHECK: [[COPY1:%[0-9]+]]:fpr64 = COPY $d1
1122     ; CHECK: [[EORv8i8_:%[0-9]+]]:fpr64 = EORv8i8 [[COPY]], [[COPY1]]
1123     ; CHECK: $d0 = COPY [[EORv8i8_]]
1124     ; CHECK: RET_ReallyLR implicit $d0
1125     %0:fpr(<4 x s16>) = COPY $d0
1126     %1:fpr(<4 x s16>) = COPY $d1
1127     %2:fpr(<4 x s16>) = G_XOR %0, %1
1128     $d0 = COPY %2(<4 x s16>)
1129     RET_ReallyLR implicit $d0
1130 ...
1131 ---
1132 name:            mul_v4i16
1133 legalized:       true
1134 regBankSelected: true
1135 tracksRegLiveness: true
1136 body:             |
1137   bb.1:
1138     liveins: $d0, $d1
1139
1140     ; CHECK-LABEL: name: mul_v4i16
1141     ; CHECK: liveins: $d0, $d1
1142     ; CHECK: [[COPY:%[0-9]+]]:fpr64 = COPY $d0
1143     ; CHECK: [[COPY1:%[0-9]+]]:fpr64 = COPY $d1
1144     ; CHECK: [[MULv4i16_:%[0-9]+]]:fpr64 = MULv4i16 [[COPY]], [[COPY1]]
1145     ; CHECK: $d0 = COPY [[MULv4i16_]]
1146     ; CHECK: RET_ReallyLR implicit $d0
1147     %0:fpr(<4 x s16>) = COPY $d0
1148     %1:fpr(<4 x s16>) = COPY $d1
1149     %2:fpr(<4 x s16>) = G_MUL %0, %1
1150     $d0 = COPY %2(<4 x s16>)
1151     RET_ReallyLR implicit $d0
1152 ...