llvm/test/CodeGen/AArch64/arm64-AdvSIMD-Scalar.ll

   1 ; RUN: llc < %s -verify-machineinstrs -mtriple=arm64-eabi -aarch64-neon-syntax=apple -aarch64-enable-simd-scalar=true -asm-verbose=false -disable-adv-copy-opt=false | FileCheck %s -check-prefix=CHECK
   2 ; RUN: llc < %s -verify-machineinstrs -mtriple=arm64-eabi -aarch64-neon-syntax=generic -aarch64-enable-simd-scalar=true -asm-verbose=false -disable-adv-copy-opt=false | FileCheck %s -check-prefix=GENERIC
   3
   4 define <2 x i64> @bar(<2 x i64> %a, <2 x i64> %b) nounwind readnone {
   5 ; CHECK-LABEL: bar:
   6 ; CHECK: add.2d v[[REG:[0-9]+]], v0, v1
   7 ; CHECK: add    d[[REG3:[0-9]+]], d[[REG]], d1
   8 ; CHECK: sub    d[[REG2:[0-9]+]], d[[REG]], d1
   9 ; CHECK-NOT: fmov
  10 ; CHECK: fmov [[COPY_REG2:x[0-9]+]], d[[REG2]]
  11 ; CHECK-NOT: fmov
  12 ; CHECK: mov.d v0[1], [[COPY_REG2]]
  13 ; CHECK-NEXT: ret
  14 ;
  15 ; GENERIC-LABEL: bar:
  16 ; GENERIC: add  v[[REG:[0-9]+]].2d, v0.2d, v1.2d
  17 ; GENERIC: add  d[[REG3:[0-9]+]], d[[REG]], d1
  18 ; GENERIC: sub  d[[REG2:[0-9]+]], d[[REG]], d1
  19 ; GENERIC-NOT: fmov
  20 ; GENERIC: fmov [[COPY_REG2:x[0-9]+]], d[[REG2]]
  21 ; GENERIC-NOT: fmov
  22 ; GENERIC: mov v0.d[1], [[COPY_REG2]]
  23 ; GENERIC-NEXT: ret
  24   %add = add <2 x i64> %a, %b
  25   %vgetq_lane = extractelement <2 x i64> %add, i32 0
  26   %vgetq_lane2 = extractelement <2 x i64> %b, i32 0
  27   %add3 = add i64 %vgetq_lane, %vgetq_lane2
  28   %sub = sub i64 %vgetq_lane, %vgetq_lane2
  29   %vecinit = insertelement <2 x i64> undef, i64 %add3, i32 0
  30   %vecinit8 = insertelement <2 x i64> %vecinit, i64 %sub, i32 1
  31   ret <2 x i64> %vecinit8
  32 }
  33
  34 define double @subdd_su64(<2 x i64> %a, <2 x i64> %b) nounwind readnone {
  35 ; CHECK-LABEL: subdd_su64:
  36 ; CHECK: sub d0, d1, d0
  37 ; CHECK-NEXT: ret
  38 ; GENERIC-LABEL: subdd_su64:
  39 ; GENERIC: sub d0, d1, d0
  40 ; GENERIC-NEXT: ret
  41   %vecext = extractelement <2 x i64> %a, i32 0
  42   %vecext1 = extractelement <2 x i64> %b, i32 0
  43   %sub.i = sub nsw i64 %vecext1, %vecext
  44   %retval = bitcast i64 %sub.i to double
  45   ret double %retval
  46 }
  47
  48 define double @vaddd_su64(<2 x i64> %a, <2 x i64> %b) nounwind readnone {
  49 ; CHECK-LABEL: vaddd_su64:
  50 ; CHECK: add d0, d1, d0
  51 ; CHECK-NEXT: ret
  52 ; GENERIC-LABEL: vaddd_su64:
  53 ; GENERIC: add d0, d1, d0
  54 ; GENERIC-NEXT: ret
  55   %vecext = extractelement <2 x i64> %a, i32 0
  56   %vecext1 = extractelement <2 x i64> %b, i32 0
  57   %add.i = add nsw i64 %vecext1, %vecext
  58   %retval = bitcast i64 %add.i to double
  59   ret double %retval
  60 }
  61
  62 ; sub MI doesn't access dsub register.
  63 define double @add_sub_su64(<2 x i64> %a, <2 x i64> %b) nounwind readnone {
  64 ; CHECK-LABEL: add_sub_su64:
  65 ; CHECK: add d0, d1, d0
  66 ; CHECK: sub d0, {{d[0-9]+}}, d0
  67 ; CHECK-NEXT: ret
  68 ; GENERIC-LABEL: add_sub_su64:
  69 ; GENERIC: add d0, d1, d0
  70 ; GENERIC: sub d0, {{d[0-9]+}}, d0
  71 ; GENERIC-NEXT: ret
  72   %vecext = extractelement <2 x i64> %a, i32 0
  73   %vecext1 = extractelement <2 x i64> %b, i32 0
  74   %add.i = add i64 %vecext1, %vecext
  75   %sub.i = sub i64 0, %add.i
  76   %retval = bitcast i64 %sub.i to double
  77   ret double %retval
  78 }
  79 define double @and_su64(<2 x i64> %a, <2 x i64> %b) nounwind readnone {
  80 ; CHECK-LABEL: and_su64:
  81 ; CHECK: and.8b v0, v1, v0
  82 ; CHECK-NEXT: ret
  83 ; GENERIC-LABEL: and_su64:
  84 ; GENERIC: and v0.8b, v1.8b, v0.8b
  85 ; GENERIC-NEXT: ret
  86   %vecext = extractelement <2 x i64> %a, i32 0
  87   %vecext1 = extractelement <2 x i64> %b, i32 0
  88   %or.i = and i64 %vecext1, %vecext
  89   %retval = bitcast i64 %or.i to double
  90   ret double %retval
  91 }
  92
  93 define double @orr_su64(<2 x i64> %a, <2 x i64> %b) nounwind readnone {
  94 ; CHECK-LABEL: orr_su64:
  95 ; CHECK: orr.8b v0, v1, v0
  96 ; CHECK-NEXT: ret
  97 ; GENERIC-LABEL: orr_su64:
  98 ; GENERIC: orr v0.8b, v1.8b, v0.8b
  99 ; GENERIC-NEXT: ret
 100   %vecext = extractelement <2 x i64> %a, i32 0
 101   %vecext1 = extractelement <2 x i64> %b, i32 0
 102   %or.i = or i64 %vecext1, %vecext
 103   %retval = bitcast i64 %or.i to double
 104   ret double %retval
 105 }
 106
 107 define double @xorr_su64(<2 x i64> %a, <2 x i64> %b) nounwind readnone {
 108 ; CHECK-LABEL: xorr_su64:
 109 ; CHECK: eor.8b v0, v1, v0
 110 ; CHECK-NEXT: ret
 111 ; GENERIC-LABEL: xorr_su64:
 112 ; GENERIC: eor v0.8b, v1.8b, v0.8b
 113 ; GENERIC-NEXT: ret
 114   %vecext = extractelement <2 x i64> %a, i32 0
 115   %vecext1 = extractelement <2 x i64> %b, i32 0
 116   %xor.i = xor i64 %vecext1, %vecext
 117   %retval = bitcast i64 %xor.i to double
 118   ret double %retval
 119 }