llvm/test/CodeGen/AArch64/fp16-v16-instructions.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=aarch64-none-eabi | FileCheck %s
   3
   4
   5 define <16 x half> @sitofp_i32(<16 x i32> %a) #0 {
   6 ; CHECK-LABEL: sitofp_i32:
   7 ; CHECK:       // %bb.0:
   8 ; CHECK-NEXT:    scvtf v1.4s, v1.4s
   9 ; CHECK-NEXT:    scvtf v0.4s, v0.4s
  10 ; CHECK-NEXT:    scvtf v3.4s, v3.4s
  11 ; CHECK-NEXT:    scvtf v2.4s, v2.4s
  12 ; CHECK-NEXT:    fcvtn v4.4h, v1.4s
  13 ; CHECK-NEXT:    fcvtn v0.4h, v0.4s
  14 ; CHECK-NEXT:    fcvtn v3.4h, v3.4s
  15 ; CHECK-NEXT:    fcvtn v1.4h, v2.4s
  16 ; CHECK-NEXT:    mov v0.d[1], v4.d[0]
  17 ; CHECK-NEXT:    mov v1.d[1], v3.d[0]
  18 ; CHECK-NEXT:    ret
  19
  20   %1 = sitofp <16 x i32> %a to <16 x half>
  21   ret <16 x half> %1
  22 }
  23
  24
  25 define <16 x half> @sitofp_i64(<16 x i64> %a) #0 {
  26 ; CHECK-LABEL: sitofp_i64:
  27 ; CHECK:       // %bb.0:
  28 ; CHECK-NEXT:    scvtf v2.2d, v2.2d
  29 ; CHECK-NEXT:    scvtf v0.2d, v0.2d
  30 ; CHECK-NEXT:    scvtf v6.2d, v6.2d
  31 ; CHECK-NEXT:    scvtf v4.2d, v4.2d
  32 ; CHECK-NEXT:    scvtf v3.2d, v3.2d
  33 ; CHECK-NEXT:    scvtf v1.2d, v1.2d
  34 ; CHECK-NEXT:    scvtf v7.2d, v7.2d
  35 ; CHECK-NEXT:    scvtf v5.2d, v5.2d
  36 ; CHECK-NEXT:    fcvtn v2.2s, v2.2d
  37 ; CHECK-NEXT:    fcvtn v0.2s, v0.2d
  38 ; CHECK-NEXT:    fcvtn v6.2s, v6.2d
  39 ; CHECK-NEXT:    fcvtn v4.2s, v4.2d
  40 ; CHECK-NEXT:    fcvtn2 v2.4s, v3.2d
  41 ; CHECK-NEXT:    fcvtn2 v0.4s, v1.2d
  42 ; CHECK-NEXT:    fcvtn2 v6.4s, v7.2d
  43 ; CHECK-NEXT:    fcvtn2 v4.4s, v5.2d
  44 ; CHECK-NEXT:    fcvtn v2.4h, v2.4s
  45 ; CHECK-NEXT:    fcvtn v0.4h, v0.4s
  46 ; CHECK-NEXT:    fcvtn v3.4h, v6.4s
  47 ; CHECK-NEXT:    fcvtn v1.4h, v4.4s
  48 ; CHECK-NEXT:    mov v0.d[1], v2.d[0]
  49 ; CHECK-NEXT:    mov v1.d[1], v3.d[0]
  50 ; CHECK-NEXT:    ret
  51
  52
  53
  54
  55   %1 = sitofp <16 x i64> %a to <16 x half>
  56   ret <16 x half> %1
  57 }
  58
  59
  60 define <16 x half> @uitofp_i32(<16 x i32> %a) #0 {
  61 ; CHECK-LABEL: uitofp_i32:
  62 ; CHECK:       // %bb.0:
  63 ; CHECK-NEXT:    ucvtf v1.4s, v1.4s
  64 ; CHECK-NEXT:    ucvtf v0.4s, v0.4s
  65 ; CHECK-NEXT:    ucvtf v3.4s, v3.4s
  66 ; CHECK-NEXT:    ucvtf v2.4s, v2.4s
  67 ; CHECK-NEXT:    fcvtn v4.4h, v1.4s
  68 ; CHECK-NEXT:    fcvtn v0.4h, v0.4s
  69 ; CHECK-NEXT:    fcvtn v3.4h, v3.4s
  70 ; CHECK-NEXT:    fcvtn v1.4h, v2.4s
  71 ; CHECK-NEXT:    mov v0.d[1], v4.d[0]
  72 ; CHECK-NEXT:    mov v1.d[1], v3.d[0]
  73 ; CHECK-NEXT:    ret
  74
  75   %1 = uitofp <16 x i32> %a to <16 x half>
  76   ret <16 x half> %1
  77 }
  78
  79
  80 define <16 x half> @uitofp_i64(<16 x i64> %a) #0 {
  81 ; CHECK-LABEL: uitofp_i64:
  82 ; CHECK:       // %bb.0:
  83 ; CHECK-NEXT:    ucvtf v2.2d, v2.2d
  84 ; CHECK-NEXT:    ucvtf v0.2d, v0.2d
  85 ; CHECK-NEXT:    ucvtf v6.2d, v6.2d
  86 ; CHECK-NEXT:    ucvtf v4.2d, v4.2d
  87 ; CHECK-NEXT:    ucvtf v3.2d, v3.2d
  88 ; CHECK-NEXT:    ucvtf v1.2d, v1.2d
  89 ; CHECK-NEXT:    ucvtf v7.2d, v7.2d
  90 ; CHECK-NEXT:    ucvtf v5.2d, v5.2d
  91 ; CHECK-NEXT:    fcvtn v2.2s, v2.2d
  92 ; CHECK-NEXT:    fcvtn v0.2s, v0.2d
  93 ; CHECK-NEXT:    fcvtn v6.2s, v6.2d
  94 ; CHECK-NEXT:    fcvtn v4.2s, v4.2d
  95 ; CHECK-NEXT:    fcvtn2 v2.4s, v3.2d
  96 ; CHECK-NEXT:    fcvtn2 v0.4s, v1.2d
  97 ; CHECK-NEXT:    fcvtn2 v6.4s, v7.2d
  98 ; CHECK-NEXT:    fcvtn2 v4.4s, v5.2d
  99 ; CHECK-NEXT:    fcvtn v2.4h, v2.4s
 100 ; CHECK-NEXT:    fcvtn v0.4h, v0.4s
 101 ; CHECK-NEXT:    fcvtn v3.4h, v6.4s
 102 ; CHECK-NEXT:    fcvtn v1.4h, v4.4s
 103 ; CHECK-NEXT:    mov v0.d[1], v2.d[0]
 104 ; CHECK-NEXT:    mov v1.d[1], v3.d[0]
 105 ; CHECK-NEXT:    ret
 106
 107
 108
 109
 110   %1 = uitofp <16 x i64> %a to <16 x half>
 111   ret <16 x half> %1
 112 }
 113
 114 attributes #0 = { nounwind }