llvm/test/CodeGen/AArch64/sve-fcopysign.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple aarch64-eabi -mattr=+sve -o - | FileCheck --check-prefixes=CHECK %s
   3
   4 target datalayout = "e-m:o-i64:64-i128:128-n32:64-S128"
   5
   6 ;============ v2f32
   7
   8 define <vscale x 2 x float> @test_copysign_v2f32_v2f32(<vscale x 2 x float> %a, <vscale x 2 x float> %b) #0 {
   9 ; CHECK-LABEL: test_copysign_v2f32_v2f32:
  10 ; CHECK:       // %bb.0:
  11 ; CHECK-NEXT:    and z0.s, z0.s, #0x7fffffff
  12 ; CHECK-NEXT:    and z1.s, z1.s, #0x80000000
  13 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
  14 ; CHECK-NEXT:    ret
  15   %r = call <vscale x 2 x float> @llvm.copysign.v2f32(<vscale x 2 x float> %a, <vscale x 2 x float> %b)
  16   ret <vscale x 2 x float> %r
  17 }
  18
  19 define <vscale x 2 x float> @test_copysign_v2f32_v2f64(<vscale x 2 x float> %a, <vscale x 2 x double> %b) #0 {
  20 ; CHECK-LABEL: test_copysign_v2f32_v2f64:
  21 ; CHECK:       // %bb.0:
  22 ; CHECK-NEXT:    ptrue p0.d
  23 ; CHECK-NEXT:    fcvt z1.s, p0/m, z1.d
  24 ; CHECK-NEXT:    and z1.s, z1.s, #0x80000000
  25 ; CHECK-NEXT:    and z0.s, z0.s, #0x7fffffff
  26 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
  27 ; CHECK-NEXT:    ret
  28   %tmp0 = fptrunc <vscale x 2 x double> %b to <vscale x 2 x float>
  29   %r = call <vscale x 2 x float> @llvm.copysign.v2f32(<vscale x 2 x float> %a, <vscale x 2 x float> %tmp0)
  30   ret <vscale x 2 x float> %r
  31 }
  32
  33 declare <vscale x 2 x float> @llvm.copysign.v2f32(<vscale x 2 x float> %a, <vscale x 2 x float> %b) #0
  34
  35 ;============ v4f32
  36
  37 define <vscale x 4 x float> @test_copysign_v4f32_v4f32(<vscale x 4 x float> %a, <vscale x 4 x float> %b) #0 {
  38 ; CHECK-LABEL: test_copysign_v4f32_v4f32:
  39 ; CHECK:       // %bb.0:
  40 ; CHECK-NEXT:    and z0.s, z0.s, #0x7fffffff
  41 ; CHECK-NEXT:    and z1.s, z1.s, #0x80000000
  42 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
  43 ; CHECK-NEXT:    ret
  44   %r = call <vscale x 4 x float> @llvm.copysign.v4f32(<vscale x 4 x float> %a, <vscale x 4 x float> %b)
  45   ret <vscale x 4 x float> %r
  46 }
  47
  48 ; SplitVecOp #1
  49 define <vscale x 4 x float> @test_copysign_v4f32_v4f64(<vscale x 4 x float> %a, <vscale x 4 x double> %b) #0 {
  50 ; CHECK-LABEL: test_copysign_v4f32_v4f64:
  51 ; CHECK:       // %bb.0:
  52 ; CHECK-NEXT:    ptrue p0.d
  53 ; CHECK-NEXT:    fcvt z2.s, p0/m, z2.d
  54 ; CHECK-NEXT:    fcvt z1.s, p0/m, z1.d
  55 ; CHECK-NEXT:    uzp1 z1.s, z1.s, z2.s
  56 ; CHECK-NEXT:    and z1.s, z1.s, #0x80000000
  57 ; CHECK-NEXT:    and z0.s, z0.s, #0x7fffffff
  58 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
  59 ; CHECK-NEXT:    ret
  60   %tmp0 = fptrunc <vscale x 4 x double> %b to <vscale x 4 x float>
  61   %r = call <vscale x 4 x float> @llvm.copysign.v4f32(<vscale x 4 x float> %a, <vscale x 4 x float> %tmp0)
  62   ret <vscale x 4 x float> %r
  63 }
  64
  65 declare <vscale x 4 x float> @llvm.copysign.v4f32(<vscale x 4 x float> %a, <vscale x 4 x float> %b) #0
  66
  67 ;============ v2f64
  68
  69 define <vscale x 2 x double> @test_copysign_v2f64_v232(<vscale x 2 x double> %a, <vscale x 2 x float> %b) #0 {
  70 ; CHECK-LABEL: test_copysign_v2f64_v232:
  71 ; CHECK:       // %bb.0:
  72 ; CHECK-NEXT:    ptrue p0.d
  73 ; CHECK-NEXT:    fcvt z1.d, p0/m, z1.s
  74 ; CHECK-NEXT:    and z1.d, z1.d, #0x8000000000000000
  75 ; CHECK-NEXT:    and z0.d, z0.d, #0x7fffffffffffffff
  76 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
  77 ; CHECK-NEXT:    ret
  78   %tmp0 = fpext <vscale x 2 x float> %b to <vscale x 2 x double>
  79   %r = call <vscale x 2 x double> @llvm.copysign.v2f64(<vscale x 2 x double> %a, <vscale x 2 x double> %tmp0)
  80   ret <vscale x 2 x double> %r
  81 }
  82
  83 define <vscale x 2 x double> @test_copysign_v2f64_v2f64(<vscale x 2 x double> %a, <vscale x 2 x double> %b) #0 {
  84 ; CHECK-LABEL: test_copysign_v2f64_v2f64:
  85 ; CHECK:       // %bb.0:
  86 ; CHECK-NEXT:    and z0.d, z0.d, #0x7fffffffffffffff
  87 ; CHECK-NEXT:    and z1.d, z1.d, #0x8000000000000000
  88 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
  89 ; CHECK-NEXT:    ret
  90   %r = call <vscale x 2 x double> @llvm.copysign.v2f64(<vscale x 2 x double> %a, <vscale x 2 x double> %b)
  91   ret <vscale x 2 x double> %r
  92 }
  93
  94 declare <vscale x 2 x double> @llvm.copysign.v2f64(<vscale x 2 x double> %a, <vscale x 2 x double> %b) #0
  95
  96 ;============ v4f64
  97
  98 ; SplitVecRes mismatched
  99 define <vscale x 4 x double> @test_copysign_v4f64_v4f32(<vscale x 4 x double> %a, <vscale x 4 x float> %b) #0 {
 100 ; CHECK-LABEL: test_copysign_v4f64_v4f32:
 101 ; CHECK:       // %bb.0:
 102 ; CHECK-NEXT:    uunpkhi z3.d, z2.s
 103 ; CHECK-NEXT:    ptrue p0.d
 104 ; CHECK-NEXT:    uunpklo z2.d, z2.s
 105 ; CHECK-NEXT:    fcvt z3.d, p0/m, z3.s
 106 ; CHECK-NEXT:    fcvt z2.d, p0/m, z2.s
 107 ; CHECK-NEXT:    and z0.d, z0.d, #0x7fffffffffffffff
 108 ; CHECK-NEXT:    and z1.d, z1.d, #0x7fffffffffffffff
 109 ; CHECK-NEXT:    and z2.d, z2.d, #0x8000000000000000
 110 ; CHECK-NEXT:    and z3.d, z3.d, #0x8000000000000000
 111 ; CHECK-NEXT:    orr z0.d, z2.d, z0.d
 112 ; CHECK-NEXT:    orr z1.d, z3.d, z1.d
 113 ; CHECK-NEXT:    ret
 114   %tmp0 = fpext <vscale x 4 x float> %b to <vscale x 4 x double>
 115   %r = call <vscale x 4 x double> @llvm.copysign.v4f64(<vscale x 4 x double> %a, <vscale x 4 x double> %tmp0)
 116   ret <vscale x 4 x double> %r
 117 }
 118
 119 ; SplitVecRes same
 120 define <vscale x 4 x double> @test_copysign_v4f64_v4f64(<vscale x 4 x double> %a, <vscale x 4 x double> %b) #0 {
 121 ; CHECK-LABEL: test_copysign_v4f64_v4f64:
 122 ; CHECK:       // %bb.0:
 123 ; CHECK-NEXT:    and z0.d, z0.d, #0x7fffffffffffffff
 124 ; CHECK-NEXT:    and z2.d, z2.d, #0x8000000000000000
 125 ; CHECK-NEXT:    and z1.d, z1.d, #0x7fffffffffffffff
 126 ; CHECK-NEXT:    and z3.d, z3.d, #0x8000000000000000
 127 ; CHECK-NEXT:    orr z0.d, z2.d, z0.d
 128 ; CHECK-NEXT:    orr z1.d, z3.d, z1.d
 129 ; CHECK-NEXT:    ret
 130   %r = call <vscale x 4 x double> @llvm.copysign.v4f64(<vscale x 4 x double> %a, <vscale x 4 x double> %b)
 131   ret <vscale x 4 x double> %r
 132 }
 133
 134 declare <vscale x 4 x double> @llvm.copysign.v4f64(<vscale x 4 x double> %a, <vscale x 4 x double> %b) #0
 135
 136 ;============ v4f16
 137
 138 define <vscale x 4 x half> @test_copysign_v4f16_v4f16(<vscale x 4 x half> %a, <vscale x 4 x half> %b) #0 {
 139 ; CHECK-LABEL: test_copysign_v4f16_v4f16:
 140 ; CHECK:       // %bb.0:
 141 ; CHECK-NEXT:    and z0.h, z0.h, #0x7fff
 142 ; CHECK-NEXT:    and z1.h, z1.h, #0x8000
 143 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
 144 ; CHECK-NEXT:    ret
 145   %r = call <vscale x 4 x half> @llvm.copysign.v4f16(<vscale x 4 x half> %a, <vscale x 4 x half> %b)
 146   ret <vscale x 4 x half> %r
 147 }
 148
 149 define <vscale x 4 x half> @test_copysign_v4f16_v4f32(<vscale x 4 x half> %a, <vscale x 4 x float> %b) #0 {
 150 ; CHECK-LABEL: test_copysign_v4f16_v4f32:
 151 ; CHECK:       // %bb.0:
 152 ; CHECK-NEXT:    ptrue p0.s
 153 ; CHECK-NEXT:    fcvt z1.h, p0/m, z1.s
 154 ; CHECK-NEXT:    and z1.h, z1.h, #0x8000
 155 ; CHECK-NEXT:    and z0.h, z0.h, #0x7fff
 156 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
 157 ; CHECK-NEXT:    ret
 158   %tmp0 = fptrunc <vscale x 4 x float> %b to <vscale x 4 x half>
 159   %r = call <vscale x 4 x half> @llvm.copysign.v4f16(<vscale x 4 x half> %a, <vscale x 4 x half> %tmp0)
 160   ret <vscale x 4 x half> %r
 161 }
 162
 163 define <vscale x 4 x half> @test_copysign_v4f16_v4f64(<vscale x 4 x half> %a, <vscale x 4 x double> %b) #0 {
 164 ; CHECK-LABEL: test_copysign_v4f16_v4f64:
 165 ; CHECK:       // %bb.0:
 166 ; CHECK-NEXT:    ptrue p0.d
 167 ; CHECK-NEXT:    fcvt z2.h, p0/m, z2.d
 168 ; CHECK-NEXT:    fcvt z1.h, p0/m, z1.d
 169 ; CHECK-NEXT:    uzp1 z1.s, z1.s, z2.s
 170 ; CHECK-NEXT:    and z1.h, z1.h, #0x8000
 171 ; CHECK-NEXT:    and z0.h, z0.h, #0x7fff
 172 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
 173 ; CHECK-NEXT:    ret
 174   %tmp0 = fptrunc <vscale x 4 x double> %b to <vscale x 4 x half>
 175   %r = call <vscale x 4 x half> @llvm.copysign.v4f16(<vscale x 4 x half> %a, <vscale x 4 x half> %tmp0)
 176   ret <vscale x 4 x half> %r
 177 }
 178
 179 declare <vscale x 4 x half> @llvm.copysign.v4f16(<vscale x 4 x half> %a, <vscale x 4 x half> %b) #0
 180
 181 ;============ v8f16
 182
 183 define <vscale x 8 x half> @test_copysign_v8f16_v8f16(<vscale x 8 x half> %a, <vscale x 8 x half> %b) #0 {
 184 ; CHECK-LABEL: test_copysign_v8f16_v8f16:
 185 ; CHECK:       // %bb.0:
 186 ; CHECK-NEXT:    and z0.h, z0.h, #0x7fff
 187 ; CHECK-NEXT:    and z1.h, z1.h, #0x8000
 188 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
 189 ; CHECK-NEXT:    ret
 190   %r = call <vscale x 8 x half> @llvm.copysign.v8f16(<vscale x 8 x half> %a, <vscale x 8 x half> %b)
 191   ret <vscale x 8 x half> %r
 192 }
 193
 194 define <vscale x 8 x half> @test_copysign_v8f16_v8f32(<vscale x 8 x half> %a, <vscale x 8 x float> %b) #0 {
 195 ; CHECK-LABEL: test_copysign_v8f16_v8f32:
 196 ; CHECK:       // %bb.0:
 197 ; CHECK-NEXT:    ptrue p0.s
 198 ; CHECK-NEXT:    fcvt z2.h, p0/m, z2.s
 199 ; CHECK-NEXT:    fcvt z1.h, p0/m, z1.s
 200 ; CHECK-NEXT:    uzp1 z1.h, z1.h, z2.h
 201 ; CHECK-NEXT:    and z1.h, z1.h, #0x8000
 202 ; CHECK-NEXT:    and z0.h, z0.h, #0x7fff
 203 ; CHECK-NEXT:    orr z0.d, z1.d, z0.d
 204 ; CHECK-NEXT:    ret
 205   %tmp0 = fptrunc <vscale x 8 x float> %b to <vscale x 8 x half>
 206   %r = call <vscale x 8 x half> @llvm.copysign.v8f16(<vscale x 8 x half> %a, <vscale x 8 x half> %tmp0)
 207   ret <vscale x 8 x half> %r
 208 }
 209
 210 declare <vscale x 8 x half> @llvm.copysign.v8f16(<vscale x 8 x half> %a, <vscale x 8 x half> %b) #0
 211
 212 attributes #0 = { nounwind }