llvm/test/CodeGen/AArch64/sve-fixed-length-stores.ll

   1 ; RUN: llc -aarch64-sve-vector-bits-min=128  < %s | FileCheck %s -D#VBYTES=16  -check-prefix=NO_SVE
   2 ; RUN: llc -aarch64-sve-vector-bits-min=256  < %s | FileCheck %s -D#VBYTES=32  -check-prefixes=CHECK,VBITS_LE_1024,VBITS_LE_512,VBITS_LE_256
   3 ; RUN: llc -aarch64-sve-vector-bits-min=384  < %s | FileCheck %s -D#VBYTES=32  -check-prefixes=CHECK,VBITS_LE_1024,VBITS_LE_512,VBITS_LE_256
   4 ; RUN: llc -aarch64-sve-vector-bits-min=512  < %s | FileCheck %s -D#VBYTES=64  -check-prefixes=CHECK,VBITS_LE_1024,VBITS_LE_512
   5 ; RUN: llc -aarch64-sve-vector-bits-min=640  < %s | FileCheck %s -D#VBYTES=64  -check-prefixes=CHECK,VBITS_LE_1024,VBITS_LE_512
   6 ; RUN: llc -aarch64-sve-vector-bits-min=768  < %s | FileCheck %s -D#VBYTES=64  -check-prefixes=CHECK,VBITS_LE_1024,VBITS_LE_512
   7 ; RUN: llc -aarch64-sve-vector-bits-min=896  < %s | FileCheck %s -D#VBYTES=64  -check-prefixes=CHECK,VBITS_LE_1024,VBITS_LE_512
   8 ; RUN: llc -aarch64-sve-vector-bits-min=1024 < %s | FileCheck %s -D#VBYTES=128 -check-prefixes=CHECK,VBITS_LE_1024
   9 ; RUN: llc -aarch64-sve-vector-bits-min=1152 < %s | FileCheck %s -D#VBYTES=128 -check-prefixes=CHECK,VBITS_LE_1024
  10 ; RUN: llc -aarch64-sve-vector-bits-min=1280 < %s | FileCheck %s -D#VBYTES=128 -check-prefixes=CHECK,VBITS_LE_1024
  11 ; RUN: llc -aarch64-sve-vector-bits-min=1408 < %s | FileCheck %s -D#VBYTES=128 -check-prefixes=CHECK,VBITS_LE_1024
  12 ; RUN: llc -aarch64-sve-vector-bits-min=1536 < %s | FileCheck %s -D#VBYTES=128 -check-prefixes=CHECK,VBITS_LE_1024
  13 ; RUN: llc -aarch64-sve-vector-bits-min=1664 < %s | FileCheck %s -D#VBYTES=128 -check-prefixes=CHECK,VBITS_LE_1024
  14 ; RUN: llc -aarch64-sve-vector-bits-min=1792 < %s | FileCheck %s -D#VBYTES=128 -check-prefixes=CHECK,VBITS_LE_1024
  15 ; RUN: llc -aarch64-sve-vector-bits-min=1920 < %s | FileCheck %s -D#VBYTES=128 -check-prefixes=CHECK,VBITS_LE_1024
  16 ; RUN: llc -aarch64-sve-vector-bits-min=2048 < %s | FileCheck %s -D#VBYTES=256 -check-prefixes=CHECK
  17
  18 ; VBYTES represents the useful byte size of a vector register from the code
  19 ; generator's point of view. It is clamped to power-of-2 values because
  20 ; only power-of-2 vector lengths are considered legal, regardless of the
  21 ; user specified vector length.
  22
  23 target triple = "aarch64-unknown-linux-gnu"
  24
  25 ; Don't use SVE when its registers are no bigger than NEON.
  26 ; NO_SVE-NOT: ptrue
  27
  28 ; Don't use SVE for 64-bit vectors.
  29 define void @store_v2f32(<2 x float>* %a) #0 {
  30 ; CHECK-LABEL: store_v2f32:
  31 ; CHECK: str xzr, [x0]
  32 ; CHECK: ret
  33   store <2 x float> zeroinitializer, <2 x float>* %a
  34   ret void
  35 }
  36
  37 ; Don't use SVE for 128-bit vectors.
  38 define void @store_v4f32(<4 x float>* %a) #0 {
  39 ; CHECK-LABEL: store_v4f32:
  40 ; CHECK: stp xzr, xzr, [x0]
  41 ; CHECK: ret
  42   store <4 x float> zeroinitializer, <4 x float>* %a
  43   ret void
  44 }
  45
  46 define void @store_v8f32(<8 x float>* %a) #0 {
  47 ; CHECK-LABEL: store_v8f32:
  48 ; CHECK: ptrue [[PG:p[0-9]+]].s, vl[[#min(div(VBYTES,4),8)]]
  49 ; CHECK: st1w { z{{[0-9]+}}.s }, [[PG]], [x0]
  50 ; CHECK: ret
  51   store <8 x float> zeroinitializer, <8 x float>* %a
  52   ret void
  53 }
  54
  55 define void @store_v16f32(<16 x float>* %a) #0 {
  56 ; CHECK-LABEL: store_v16f32:
  57 ; CHECK-DAG: ptrue [[PG:p[0-9]+]].s, vl[[#min(div(VBYTES,4),16)]]
  58 ; CHECK-DAG: st1w { z{{[0-9]+}}.s }, [[PG]], [x0]
  59 ; VBITS_LE_256-DAG: mov x[[A1:[0-9]+]], #[[#div(VBYTES,4)]]
  60 ; VBITS_LE_256-DAG: st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A1]], lsl #2]
  61 ; CHECK: ret
  62   store <16 x float> zeroinitializer, <16 x float>* %a
  63   ret void
  64 }
  65
  66 define void @store_v32f32(<32 x float>* %a) #0 {
  67 ; CHECK-LABEL: store_v32f32:
  68 ; CHECK-DAG: ptrue [[PG:p[0-9]+]].s, vl[[#min(div(VBYTES,4),32)]]
  69 ; CHECK-DAG: st1w { z{{[0-9]+}}.s }, [[PG]], [x0]
  70 ; VBITS_LE_512-DAG: mov x[[A1:[0-9]+]], #[[#div(VBYTES,4)]]
  71 ; VBITS_LE_512-DAG: st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A1]], lsl #2]
  72 ; VBITS_LE_256-DAG: mov x[[A2:[0-9]+]], #[[#mul(div(VBYTES,4),2)]]
  73 ; VBITS_LE_256-DAG: st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A2]], lsl #2]
  74 ; VBITS_LE_256-DAG: mov x[[A3:[0-9]+]], #[[#mul(div(VBYTES,4),3)]]
  75 ; VBITS_LE_256-DAG: st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A3]], lsl #2]
  76 ; CHECK: ret
  77   store <32 x float> zeroinitializer, <32 x float>* %a
  78   ret void
  79 }
  80
  81 define void @store_v64f32(<64 x float>* %a) #0 {
  82 ; CHECK-LABEL: store_v64f32:
  83 ; CHECK-DAG: ptrue [[PG:p[0-9]+]].s, vl[[#min(div(VBYTES,4),64)]]
  84 ; CHECK-DAG: st1w { z{{[0-9]+}}.s }, [[PG]], [x0]
  85 ; VBITS_LE_1024-DAG: mov x[[A1:[0-9]+]], #[[#div(VBYTES,4)]]
  86 ; VBITS_LE_1024-DAG: st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A1]], lsl #2]
  87 ; VBITS_LE_512-DAG:  mov x[[A2:[0-9]+]], #[[#mul(div(VBYTES,4),2)]]
  88 ; VBITS_LE_512-DAG:  st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A2]], lsl #2]
  89 ; VBITS_LE_512-DAG:  mov x[[A3:[0-9]+]], #[[#mul(div(VBYTES,4),3)]]
  90 ; VBITS_LE_512-DAG:  st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A3]], lsl #2]
  91 ; VBITS_LE_256-DAG:  mov x[[A4:[0-9]+]], #[[#mul(div(VBYTES,4),4)]]
  92 ; VBITS_LE_256-DAG:  st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A4]], lsl #2]
  93 ; VBITS_LE_256-DAG:  mov x[[A5:[0-9]+]], #[[#mul(div(VBYTES,4),5)]]
  94 ; VBITS_LE_256-DAG:  st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A5]], lsl #2]
  95 ; VBITS_LE_256-DAG:  mov x[[A6:[0-9]+]], #[[#mul(div(VBYTES,4),6)]]
  96 ; VBITS_LE_256-DAG:  st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A6]], lsl #2]
  97 ; VBITS_LE_256-DAG:  mov x[[A7:[0-9]+]], #[[#mul(div(VBYTES,4),7)]]
  98 ; VBITS_LE_256-DAG:  st1w { z{{[0-9]+}}.s }, [[PG]], [x0, x[[A7]], lsl #2]
  99 ; CHECK: ret
 100   store <64 x float> zeroinitializer, <64 x float>* %a
 101   ret void
 102 }
 103
 104 attributes #0 = { "target-features"="+sve" }